[论文解读] Quantum Carry-Save Arithmetic

Phil Gossett|ArXiv.org|Aug 27, 1998

Quantum Computing Algorithms and Architecture参考文献 6被引用 45

一句话总结

本文提出了一种量子进位保存算术框架，用进位保存技术替代经典进位传递加法器，将秀尔算法中的量子门延迟从 O(N³) 降低至 O(N log N)。通过使用可逆量子全加法器和模进位保存加法器，将进位传播推迟到末尾进行，实现了对数深度的算术电路，代价是使用 O(N²) 量子比特而非 O(N)，从而实现了因数分解和离散对数问题中至关重要的快速模指数运算。

ABSTRACT

This paper shows how to design efficient arithmetic elements out of quantum gates using "carry-save" techniques borrowed from classical computer design. This allows bit-parallel evaluation of all the arithmetic elements required for Shor's algorithm, including modular arithmetic, deferring all carry propagation until the end of the entire computation. This reduces the quantum gate delay from O(N^3) to O(N log N) at a cost of increasing the number of qubits required from O(N) to O(N^2).

研究动机与目标

• 通过用进位保存技术替代进位传递加法器，减少秀尔算法中的量子门延迟。
• 在量子电路中实现高效的模算术，避免中间进位传播。
• 设计支持进位保存计算的可逆量子全加法器和半加法器。
• 在保持量子叠加和幺正性的同时，实现对数深度的算术网络。
• 证明最终的进位传播可推迟到计算末尾，且不影响秀尔算法的整体性能。

提出的方法

• 使用 CNOT 和 Toffoli 门设计可逆量子全加法器，输入为 A、B、C 和辅助位 D，输出为和 S = Xor(A,B,C) 以及进位 K = Xor(D, Maj(A,B,C))。
• 利用量子全加法器构建 3->2 进位保存加法器，将三个 N 位数相加，生成和与进位输出，推迟进位传播。
• 通过量子半加法器和受控操作，开发量子模 3->2 进位保存加法器，以在叠加态中保持模算术。
• 实现进位保存级联的二叉树结构，实现 N 位加法的 O(log N) 累积门延迟。
• 使用最终的进位传递加法器，将进位保存结果转换为唯一的模表示形式，位于计算末尾。
• 在模指数运算中线性链式应用模进位保存加法器，每一步根据指数位的条件进行。

实验结果

研究问题

• RQ1 经典算术中的进位保存技术能否被适配到量子电路中，以减少门延迟？
• RQ2 在量子电路中实现幺正、可逆进位保存加法器所需的最小量子比特开销是多少？
• RQ3 进位保存算术如何影响秀尔算法中模指数运算的深度与可扩展性？
• RQ4 是否可以在量子域中无中间进位传播地执行模算术？
• RQ5 在量子电路中使用进位保存与进位传递算术时，门延迟与量子比特数量之间的权衡是什么？

主要发现

• 量子进位保存方法将模指数运算的门延迟从 O(N³) 降低至 O(N log N)，为大 N 值提供了显著加速。
• 该方法需要 O(N²) 量子比特而非 O(N)，表示空间复杂度呈多项式增长，以换取对数深度。
• 对于 N = 1000，加速因子约为 10⁵，而量子比特成本增加了约 10³ 倍。
• 最终结果仍保持进位保存形式，但单个最终进位传递加法器可将其转换为唯一的模表示形式，且不影响整体延迟。
• 量子全加法器使用一个 CNOT 和一个 Toffoli 门实现，其可逆结构保持了幺正性并支持叠加。
• 模进位保存加法器避免了中间进位传播，从而实现了秀尔算法中高效量子网络设计。