[论文解读] Quantum-gate decomposer

Ken Nakanishi, Takahiko Satoh+1 more|arXiv (Cornell University)|Sep 27, 2021

Quantum Computing Algorithms and Architecture参考文献 3被引用 4

一句话总结

本论文提出了一种优化的参数化量子线路方法，用于将多量子比特门（如CCZ和CCCZ）分解为CZ门与单量子比特门的高效序列，在方形连接结构下CCZ的CZ深度仅为四，而在T形连接结构下CCCZ仅需17个CZ门。该方法通过顺序旋转优化最小化线路深度和两量子比特门数量，显著提升了在稀疏连通性的NISQ时代量子处理器上的效率与保真度。

ABSTRACT

Efficient decompositions of multi-qubit gates are essential in NISQ applications, where the number of gates or the circuit depth is limited. This paper presents efficient decompositions of CCZ and CCCZ gates, typical multi-qubit gates, under several qubit connectivities. We can construct the CCZ gate with only four CZ-depth when the qubit is square-shaped, including one auxiliary qubit. In T-shaped qubit connectivity, which has no closed loop, we can decompose the CCCZ gate with 17 CZ gates. While previous studies have shown a CCCZ gate decomposition with 14 CZ gates for the fully connected case, we found only four connections are sufficient for 14 CZ gates' implementation. The search for constraint-sufficient decompositions is aided by an optimization method we devised to bring the parameterized quantum circuit closer to the target quantum gate. We can apply this scheme to decompose any quantum gates, not only CCZ and CCCZ. Such decompositions of multi-qubit gates, together with the newly found CCZ and CCCZ decompositions, shorten the execution time of quantum circuits and improve the accuracy of complex quantum algorithms on near future QPUs.

研究动机与目标

• 开发一种可扩展的优化方法，将任意多量子比特量子门分解为适用于NISQ时代量子处理器的原语门序列。
• 在实际的量子比特连通性约束（如方形和T形布局）下，最小化线路深度与两量子比特门数量——这对减少执行时间和噪声至关重要。
• 为超导QPUs中两量子比特门连通性受限的场景提供高效的门分解方法，其中门保真度与执行时间是主要瓶颈。
• 提供一个通用框架，可替代或增强现有参数优化方法在量子门分解中的应用，适用于任意门及门集合。

提出的方法

• 采用顺序优化算法调整参数化量子线路中的旋转角度，以最大化与目标酉矩阵的重叠度，通过迹保真度 |Tr[V_T^† V P]|^2 进行度量。
• 该方法迭代地一次更新一个旋转门，基于迹分量的闭式解确定最优角度，确保目标函数单调提升。
• 利用迹的循环性质高效更新中间矩阵 M_n，避免每一步都从头重新计算，从而降低计算成本。
• 将该方法应用于多种参数化电路模板，以在不同量子比特连通性下搜索CCZ与CCCZ门的最小深度与低门数分解。
• 该方法具有通用性，不限于CZ门；通过修改电路模板与目标酉矩阵，可适配任意两量子比特原语门集合。
• 该方法能够系统性探索在连通性约束下的门分解，识别出特定硬件架构下的最优或近似最优解。

实验结果

研究问题

• RQ1 我们能否找到一种参数化量子线路优化方法，在实际量子比特连通性约束下高效分解CCZ与CCCZ等多量子比特门？
• RQ2 在方形与T形量子比特连通性下，分解CCZ与CCCZ门所需的最小CZ深度与两量子比特门数量分别是多少？
• RQ3 与梯度下降或模拟退火等现有方法相比，所提出的优化方法在门分解中的效率与精度如何？
• RQ4 所提出的方法能否推广至分解除CCZ与CCCZ之外的任意量子门，以及适用于不同的原语门集合？
• RQ5 已知的14个CZ门实现的CCCZ分解是否最优？其是否可在少于全连接情况下的连接数下实现？

主要发现

• 在使用方形连接结构与一个辅助量子比特时，CCZ门可被分解为仅具有四CZ深度的线路。
• 在T形连接结构（无环、无闭合回路）下，CCCZ门被分解为17个CZ门，显著少于全连接设置下先前方法的结果。
• 研究发现，仅需四个连接即可实现使用14个CZ门的CCCZ门，挑战了“全连接是实现最小门数所必需”的假设。
• 所提出的优化方法通过利用迹的循环性质高效更新迹矩阵，降低了计算复杂度，实现了比暴力重计算更快的收敛速度。
• 该方法成功识别出在各种连通性类型下CCZ与CCCZ门的高效分解，证明了其对任意量子门的通用适用性。
• 该优化框架可用于验证现有分解的最优性，并发现针对特定量子硬件平台的新颖、更高效的门序列。