[论文解读] Read Disturb Errors in MLC NAND Flash Memory

Yu Cai, Yixin Luo+4 more|arXiv (Cornell University)|May 8, 2018

Advanced Data Storage Technologies参考文献 21被引用 9

一句话总结

本文首次对2Y-nm MLC NAND闪存中的读取干扰错误进行了实验表征，发现阈值电压偏移随读取次数、磨损程度和通过电压的增加而增大。提出两种技术：通过动态调节通过电压，使耐久性提升21%；以及一种概率恢复机制（RDR），可纠正此前无法纠正的错误，使原始位错误率降低36%。

ABSTRACT

This paper summarizes our work on experimentally characterizing, mitigating, and recovering read disturb errors in multi-level cell (MLC) NAND flash memory, which was published in DSN 2015, and examines the work's significance and future potential. NAND flash memory reliability continues to degrade as the memory is scaled down and more bits are programmed per cell. A key contributor to this reduced reliability is read disturb, where a read to one row of cells impacts the threshold voltages of unread flash cells in different rows of the same block. For the first time in open literature, this work experimentally characterizes read disturb errors on state-of-the-art 2Y-nm (i.e., 20-24 nm) MLC NAND flash memory chips. Our findings (1) correlate the magnitude of threshold voltage shifts with read operation counts, (2) demonstrate how program/erase cycle count and retention age affect the read-disturb-induced error rate, and (3) identify that lowering pass-through voltage levels reduces the impact of read disturb and extend flash lifetime. Particularly, we find that the probability of read disturb errors increases with both higher wear-out and higher pass-through voltage levels. We leverage these findings to develop two new techniques. The first technique mitigates read disturb errors by dynamically tuning the pass-through voltage on a per-block basis. Using real workload traces, our evaluations show that this technique increases flash memory endurance by an average of 21%. The second technique recovers from previously-uncorrectable flash errors by identifying and probabilistically correcting cells susceptible to read disturb errors. Our evaluations show that this recovery technique reduces the raw bit error rate by 36%.

研究动机与目标

• 对最先进的2Y-nm MLC NAND闪存中的读取干扰错误进行实验表征，该现象在公开文献中此前研究不足。
• 理解读取干扰幅度与读取操作次数、编程/擦除循环次数以及保持时间之间的相关性。
• 研究通过电压水平对读取干扰严重程度及闪存寿命的影响。
• 开发一种轻量级、动态的缓解技术，对每个块动态调节通过电压，以减少读取干扰。
• 设计一种新型恢复机制，可识别并概率性纠正易受读取干扰影响的单元。

提出的方法

• 在真实2Y-nm MLC NAND闪存芯片上开展大量实验，测量在不同读取次数、磨损水平和保持时间下的阈值电压偏移。
• 提出 $V_{pass}$ 调节：一种对每个块进行动态调节的通过电压方法，以最小化读取过程中由隧穿效应引起的阈值电压偏移。
• 开发了读取干扰恢复（RDR）：一种利用工艺失配来识别并纠正易受读取干扰影响的单元的概率性错误恢复技术。
• 使用真实工作负载轨迹评估 $V_{pass}$ 调节的耐久性提升效果，结果显示在真实工作负载下闪存寿命平均提高21%。
• 在真实闪存芯片上评估RDR，证明通过纠正此前无法纠正的错误，使原始位错误率降低36%。
• 利用由于工艺失配导致的单元间读取干扰偏移差异，实现针对性的概率性纠正。

实验结果

研究问题

• RQ1 读取操作次数、编程/擦除循环次数以及保持时间如何影响2Y-nm MLC NAND闪存中读取干扰引起的阈值电压偏移幅度？
• RQ2 降低通过电压在多大程度上可减少读取干扰错误并延长闪存耐久性？
• RQ3 能否利用闪存芯片内部的工艺失配来识别并概率性纠正易受读取干扰影响的单元？
• RQ4 工作负载局部性对现代闪存系统中读取干扰错误发生时间有何影响？
• RQ5 动态通过电压调节能否作为实际闪存控制器中实用且低开销的缓解技术？

主要发现

• 读取干扰引起的阈值电压偏移随读取操作次数显著增加，在现代2Y-nm MLC NAND闪存中，仅在约20,000次读取后即出现错误。
• 读取干扰错误的概率随磨损程度（编程/擦除循环次数）提高和保持时间延长而增加。
• 降低通过电压可减小阈值电压偏移的幅度，从而缓解读取干扰影响，延长闪存耐久性。
• $V_{pass}$ 调节通过动态调节每个块的通过电压，使读取干扰错误减少，使闪存耐久性在真实工作负载下平均提升21%。
• RDR恢复机制通过识别并概率性纠正最易受读取干扰影响的单元，使原始位错误率降低36%。
• 闪存芯片内部的工艺失配导致单元对读取干扰的敏感性不同，从而支持设计如RDR这类针对性的恢复机制。