[论文解读] Recent Advances in DRAM and Flash Memory Architectures

Onur Mutlu, Saugata Ghose+1 more|arXiv (Cornell University)|May 17, 2018

Advanced Data Storage Technologies参考文献 8被引用 6

一句话总结

本文对DRAM和NAND闪存存储器架构进行了全面分析，提出了一系列低开销机制，以解决延迟、能耗、可靠性和寿命瓶颈问题。通过利用器件级特性分析与架构创新——如分层、自适应和灵活延迟的DRAM设计，以及面向闪存的错误缓解技术——这些解决方案在无需昂贵硬件改动的前提下，显著提升了性能、能效和鲁棒性。

ABSTRACT

This article features extended summaries and retrospectives of some of the recent research done by our group, SAFARI, on (1) understanding, characterizing, and modeling various critical properties of modern DRAM and NAND flash memory, the dominant memory and storage technologies, respectively; and (2) several new mechanisms we have proposed based on our observations from these analyses, characterization, and modeling, to tackle various key challenges in memory and storage scaling. In order to understand the sources of various bottlenecks of the dominant memory and storage technologies, these works perform rigorous studies of device-level and application-level behavior, using a combination of detailed simulation and experimental characterization of real memory and storage devices.

研究动机与目标

• 解决由于DRAM和闪存缩放停滞而日益加剧的现代存储系统在性能、能耗和可靠性方面的瓶颈问题。
• 识别并表征DRAM和NAND闪存中此前未知的器件级行为，如延迟波动、RowHammer、保持错误和读取干扰。
• 开发低成本、低开销的架构机制，利用器件异构性与错误模式，以提升系统级性能与可靠性。
• 通过开源关键工具（包括Ramulator模拟器和SoftMC DRAM特性分析平台）为未来研究提供支持。

提出的方法

• 使用基于FPGA的定制测试平台，对真实DRAM和NAND闪存器件进行详细实验表征，实现对器件行为的精细控制与测量。
• 通过应用级与系统级仿真，分析性能瓶颈并评估多样化工作负载下架构方案的性能表现。
• 提出分层延迟DRAM（TL-DRAM），在标准DRAM中隔离低延迟缓冲区，实现性能提升，而无需承担全尺寸低延迟DRAM的高昂成本。
• 提出自适应延迟DRAM（AL-DRAM），根据测量到的模块级延迟波动动态减小时序余量。
• 设计灵活延迟DRAM（FLY-DRAM），通过将内存访问路由至DRAM模块内更快的存储单元，利用模块内延迟异构性实现性能优化。
• 设计Voltron，通过动态权衡DRAM延迟、可靠性和供电电压，在性能约束下实现能耗降低。

实验结果

研究问题

• RQ1 如何在不依赖昂贵专用内存硬件的前提下，降低DRAM访问延迟与能耗？
• RQ2 DRAM模块之间及模块内部的延迟波动来源及其特性是什么？这些波动如何被利用以提升性能？
• RQ3 NAND闪存中的保持错误与读取干扰如何影响数据可靠性？有哪些机制可缓解或利用这些行为？
• RQ4 NAND闪存的编程算法是否可能引入安全漏洞？如何加以解决？
• RQ5 DRAM与闪存系统中的架构创新在多大程度上可推广至新兴的非易失性存储技术？

主要发现

• DRAM模块表现出显著的模块间与模块内延迟波动，部分存储单元明显快于其他单元，通过智能访问路由可实现性能提升。
• RowHammer漏洞源于激进的行激活模式，其利用可通过软硬件协同设计机制有效缓解。
• NAND闪存存储器受保持错误与读取干扰影响，通过运行时机制建模并缓解这些影响，可有效延长SSD寿命。
• NAND闪存中的两步编程可能引入数据完整性漏洞，本文提出三种机制以消除或降低此类风险。
• 基于实验验证，DRAM中的动态电压与时序缩放技术可将能耗降低高达30%，同时保持可界定的性能损失。
• 开源的Ramulator模拟器与SoftMC平台已在研究社区广泛复用，显著加速了后续关于存储与内存系统的研究。