[论文解读] Reconfigurable Hardware Accelerators: Opportunities, Trends, and Challenges

Chao Wang, Wenqi Lou+6 more|arXiv (Cornell University)|Dec 13, 2017

Embedded Systems Design Techniques参考文献 119被引用 15

一句话总结

本综述探讨了可重构硬件加速器，重点关注用于数据密集型工作负载（如机器学习和DNA测序）的FPGA设计。它分析了异构加速器架构中的机遇、趋势与挑战，强调了FPGA在性能、能效和快速原型设计方面的优势，同时识别出计算机体系结构研究人员面临的关键研究空白与未来方向。

ABSTRACT

With the emerging big data applications of Machine Learning, Speech Recognition, Artificial Intelligence, and DNA Sequencing in recent years, computer architecture research communities are facing the explosive scale of various data explosion. To achieve high efficiency of data-intensive computing, studies of heterogeneous accelerators which focus on latest applications, have become a hot issue in computer architecture domain. At present, the implementation of heterogeneous accelerators mainly relies on heterogeneous computing units such as Application-specific Integrated Circuit (ASIC), Graphics Processing Unit (GPU), and Field Programmable Gate Array (FPGA). Among the typical heterogeneous architectures above, FPGA-based reconfigurable accelerators have two merits as follows: First, FPGA architecture contains a large number of reconfigurable circuits, which satisfy requirements of high performance and low power consumption when specific applications are running. Second, the reconfigurable architectures of employing FPGA performs prototype systems rapidly and features excellent customizability and reconfigurability. Nowadays, in top-tier conferences of computer architecture, emerging a batch of accelerating works based on FPGA or other reconfigurable architectures. To better review the related work of reconfigurable computing accelerators recently, this survey reserves latest high-level research products of reconfigurable accelerator architectures and algorithm applications as the basis. In this survey, we compare hot research issues and concern domains, furthermore, analyze and illuminate advantages, disadvantages, and challenges of reconfigurable accelerators. In the end, we prospect the development tendency of accelerator architectures in the future, hoping to provide a reference for computer architecture researchers.

研究动机与目标

• 提供对可重构硬件加速器最新进展的全面综述，特别是基于FPGA的解决方案。
• 识别设计用于数据密集型应用（如机器学习和语音识别）的加速器中的关键研究趋势与挑战。
• 从性能、能效和可定制性角度，对比基于FPGA的加速器与ASIC及GPU的优劣。
• 通过阐明开放问题与新兴机遇，为未来研究提供指导。

提出的方法

• 对2010至2017年间顶级会议论文（如ASPLOS、ISCA、HPCA）中关于可重构加速器的系统性分析。
• 按应用领域对加速器设计进行分类，包括机器学习、语音识别和DNA测序。
• 评估FPGA系统中可重构性、资源利用率和运行时自适应等架构特性。
• 从性能、能效和开发时间角度，对比FPGA加速器与ASIC及GPU的异同。
• 识别在高性能可重构加速器中广泛使用的重复性设计模式与优化技术。
• 基于对实现权衡与部署约束的分析，综合归纳趋势与挑战。

实验结果

研究问题

• RQ1 推动可重构硬件加速器采用的主要应用领域是什么？
• RQ2 基于FPGA的加速器在性能、能效和开发灵活性方面与ASIC及GPU相比如何？
• RQ3 在为数据密集型工作负载设计可重构加速器时，面临的主要架构与实现挑战是什么？
• RQ4 在FPGA加速器中，实现高性能与低功耗最有效的设计模式与优化技术有哪些？
• RQ5 可重构计算加速器领域中，正在出现的未来趋势与研究方向是什么？

主要发现

• 基于FPGA的加速器在机器学习和DNA测序等数据密集型工作负载中，展现出卓越的能效和性能可扩展性。
• FPGA的可重构性支持快速原型设计与定制化，相较于ASIC可显著缩短部署时间。
• 尽管具有优势，FPGA加速器在可编程性、工具链成熟度以及复杂算法高效映射方面仍面临挑战。
• 一个显著趋势是高级综合（HLS）与自动化优化工具的日益广泛应用，以提升开发人员生产力。
• 该综述识别出运行时可重构与自适应加速在动态工作负载中的研究关注度持续上升。
• 未来加速器架构预计将实现软硬件更紧密的协同设计，增强对异构计算与领域专用计算的支持。