[论文解读] Reduced Area Low Power High Throughput BCD Adders for IEEE 754r Format

Himanshu Thapliyal, Hamid R. Arabnia+1 more|ArXiv.org|Sep 8, 2006

Low-power high-performance VLSI design参考文献 5被引用 5

一句话总结

本文针对IEEE 754r十进制浮点数标准，提出了一种新型低功耗、高吞吐量的BCD加法器，引入了仅使用两个晶体管的无电源与门（Powerless AND）和无地与门（Groundless OR），并通过仅使用两个晶体管的无电源与门和无地与门，实现了关键逻辑组件中电源和地连接的消除。该工作基于一种新型4位NCLA（新型进位超前）模块，设计了优化的进位跳过和进位超前BCD加法器，显著降低了面积和功耗，同时实现了高吞吐量。

ABSTRACT

IEEE 754r is the ongoing revision to the IEEE 754 floating point standard and a major enhancement to the standard is the addition of decimal format. Firstly, this paper proposes novel two transistor AND and OR gates. The proposed AND gate has no power supply, thus it can be referred as the Powerless AND gate. Similarly, the proposed two transistor OR gate has no ground and can be referred as Groundless OR. Secondly for IEEE 754r format, two novel BCD adders called carry skip and carry look-ahead BCD adders are also proposed in this paper. In order to design the carry look-ahead BCD adder, a novel 4 bit carry look-ahead adder called NCLA is proposed which forms the basic building block of the proposed carry look-ahead BCD adder. Finally, the proposed two transistors AND and OR gates are used to provide the optimized small area low power high throughput circuitries of the proposed BCD adders.

研究动机与目标

• 为应对IEEE 754r浮点数标准中对高效十进制算术运算的需求，该标准引入了十进制格式，以提升金融与商业计算的准确性。
• 在保持高吞吐量以支持实时十进制计算的前提下，降低BCD加法器的面积与功耗。
• 设计新型晶体管级逻辑门——无电源与门（Powerless AND）和无地或门（Groundless OR），仅使用两个晶体管，以消除电源和地连接。
• 基于新型4位NCLA（Novel Carry Look-Ahead）模块，开发优化的进位跳过和进位超前BCD加法器，实现高速运算。
• 将所提出的两晶体管门集成至BCD加法器架构中，实现面积与功耗效率的提升。

提出的方法

• 设计一种仅使用两个晶体管的两晶体管无电源与门，无需连接电源，从而降低静态功耗。
• 设计一种仅使用两个晶体管的两晶体管无地或门，无需连接地，从而最小化地相关噪声与功耗损失。
• 提出一种新型4位NCLA（Novel Carry Look-Ahead）加法器作为高速BCD加法的核心构建模块。
• 利用NCLA模块构建进位超前BCD加法器，以并行方式计算进位信号，从而减少传播延迟。
• 利用相同的NCLA模块实现进位跳过BCD加法器，以在面积与速度之间实现良好权衡。
• 将无电源与门和无地或门集成至BCD加法器电路中，以最小化面积与功耗。

实验结果

研究问题

• RQ1 如何设计BCD加法器，以在IEEE 754r十进制格式下实现高吞吐量，同时最小化面积与功耗？
• RQ2 无电源或无地连接的两晶体管逻辑门是否能有效降低BCD加法器电路的面积与功耗？
• RQ3 在进位超前BCD加法器中，使用新型4位NCLA模块对性能有何影响？
• RQ4 所提出的无电源与门和无地或门在面积与功耗效率方面，与传统CMOS实现相比表现如何？
• RQ5 通过集成新型门电路与优化的加法器结构，能在多大程度上提升整体BCD加法器的效率？

主要发现

• 所提出的无电源与门和无地或门通过分别消除VDD和地连接，实现了显著的功耗降低。
• NCLA模块可加快进位超前BCD加法器中的进位传播，从而减少关键路径延迟。
• 进位超前BCD加法器相比传统行波进位或进位跳过设计，实现了更高的吞吐量。
• 两晶体管门的集成显著降低了电路面积，并减少了动态功耗。
• 所提出的BCD加法器在面积-功耗-吞吐量权衡方面表现更优，适用于高性能十进制算术单元。
• 该设计已在一篇6页的会议论文中得到验证，展示了在IEEE 754r应用中BCD算术的可行性与性能增益。