[论文解读] Reducing Quantum Cost in Reversible Toffoli Circuits

Marek Szyprowski, Paweł Kerntopf|arXiv (Cornell University)|May 29, 2011

Quantum Computing Algorithms and Architecture参考文献 26被引用 29

一句话总结

本文提出一种方法，通过利用最近开发的最优门计数综合工具，减少4位可逆Toffoli电路的量子代价（QC）。通过将该工具应用于基准测试和已发表的设计，作者实现了高达74%的量子代价降低，显著提升了量子计算应用中可逆逻辑综合的效率。

ABSTRACT

Recently, reversible circuit synthesis has been intensively studied. One of the problems that has not been solved for a long time was exact minimization of gate count (GC) in 4-bit circuits. Finally, last year a tool of practical usage for finding optimal gate count Toffoli networks for any 4-variable function was developed. However, not much work has been done yet on exact minimization of quantum cost (QC) in 4-bit circuits. This paper presents an application of the above mentioned tool to reducing QC of 4-bit reversible circuits. It is shown that for benchmarks and for designs taken from recent publications it is possible to obtain savings in QC of up to 74% comparing with previously known circuits.

研究动机与目标

• 解决4位可逆Toffoli电路中量子代价（QC）缺乏精确最小化技术的问题。
• 将新开发的最优门计数综合工具应用于实际可逆电路设计，以减少QC。
• 评估该方法在近期文献中的实际基准和电路中量子代价降低的有效性。
• 展示在可逆逻辑实现中量子代价效率的显著提升。

提出的方法

• 利用最近开发的工具，该工具能够为任意4变量布尔函数生成最优门计数的Toffoli网络。
• 将该工具应用于现有的可逆电路基准测试和已发表的设计，以重新综合出门计数最少的电路。
• 通过优化门的顺序和结构，将最小门计数电路转换为低量子代价实现。
• 通过与先前发表的设计进行比较，评估量子代价的节省情况。
• 对多种4位可逆电路（包括标准基准和自定义设计）进行系统性分析，评估量子代价的降低程度。

实验结果

研究问题

• RQ1 应用最优门计数综合工具是否能显著降低4位可逆Toffoli电路的量子代价？
• RQ2 通过该方法在基准测试和已发表的可逆电路中，量子代价最多可降低多少？
• RQ3 通过该方法综合出的电路的量子代价与先前已知实现相比如何？
• RQ4 使用最优门计数综合，4位可逆电路的最大可实现量子代价降低幅度是多少？

主要发现

• 所提出的方法相较于先前已知的4位可逆Toffoli设计电路，实现了高达74%的量子代价降低。
• 在多个基准测试和已发表的设计中，均持续观察到显著的量子代价节省。
• 应用最优门计数综合可实现量子代价效率的显著提升，且无需增加门计数。
• 结果表明，当与最优门计数综合结合时，4位电路的量子代价最小化是可行且高效的。