[论文解读] Reverse Engineering Camouflaged Sequential Integrated Circuits Without Scan Access

Mohamed El Massad, Siddharth Garg+1 more|arXiv (Cornell University)|Oct 28, 2017

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 3被引用 4

一句话总结

本论文提出了一种新颖的攻击方法，无需扫描访问即可逆向分析掩蔽的时序集成电路，利用有界模型检测器识别一组区分性输入序列，以唯一确定掩蔽门的功能。该方法在两小时内成功解掩蔽了一个大型时序基准（VIPER处理器子集），证明了在有效逆向分析时序电路时，扫描访问并非必需条件。

ABSTRACT

Integrated circuit (IC) camouflaging is a promising technique to protect the design of a chip from reverse engineering. However, recent work has shown that even camouflaged ICs can be reverse engineered from the observed input/output behaviour of a chip using SAT solvers. However, these so-called SAT attacks have so far targeted only camouflaged combinational circuits. For camouflaged sequential circuits, the SAT attack requires that the internal state of the circuit is controllable and observable via the scan chain. It has been implicitly assumed that restricting scan chain access increases the security of camouflaged ICs from reverse engineering attacks. In this paper, we develop a new attack methodology to decamouflage sequential circuits without scan access. Our attack uses a model checker (a more powerful reasoning tool than a SAT solver) to find a discriminating set of input sequences, i.e., one that is sufficient to determine the functionality of camouflaged gates. We propose several refinements, including the use of a bounded model checker, and sufficient conditions for determining when a set of input sequences is discriminating to improve the run-time and scalabilty of our attack. Our attack is able to decamouflage a large sequential benchmark circuit that implements a subset of the VIPER processor.

研究动机与目标

• 解决掩蔽时序IC中的安全漏洞，此前基于SAT的攻击需依赖扫描链以控制/观测内部状态。
• 开发一种在内部状态不可访问时逆向分析时序电路的实用方法，模拟硬件IP保护中的真实世界约束。
• 证明模型检查可克服SAT求解器在时序电路中的局限性，通过高效识别区分性输入序列实现突破。
• 评估该攻击在大型时序基准（包括VIPER处理器子集）上的可扩展性与有效性。
• 探索部分解掩蔽作为完全恢复失败时的备选方案，显著缩小攻击者的搜索空间。

提出的方法

• 该攻击使用有界模型检查器，迭代识别可修剪掩蔽时序电路中可能门配置集合的输入序列。
• 引入一组区分性输入序列，通过观察多个状态转换下的输出响应，唯一确定掩蔽门的功能。
• 采用充分条件判断输入集合是否足以实现解掩蔽，从而提升运行效率与可扩展性。
• 引入一种优化机制：当所有剩余有效配置中某门均被赋予相同身份时，即使未实现完全解掩蔽，也视为已解掩蔽。
• 该攻击应用于具有掩蔽门的时序基准（如s27、s400、s5378、VIPER），采用OC/NR技术。
• 终止条件包括唯一完成（UC）、组合等价性（CE）和无界模型检查（UMC），具体取决于电路复杂度。

实验结果

研究问题

• RQ1 能否在无扫描链访问的情况下逆向分析掩蔽时序电路，而无需传统SAT攻击所依赖的扫描链？
• RQ2 确定一组输入序列是否足以实现解掩蔽时序电路的计算复杂度是多少？
• RQ3 有界模型检查是否能优于SAT求解器，以识别时序电路中的区分性输入序列？
• RQ4 掩蔽门的数量如何影响逆向工程过程的可扩展性与运行时间？
• RQ5 当完全解掩蔽不可行时，部分解掩蔽在多大程度上可显著缩小攻击者的搜索空间？

主要发现

• 该攻击在两小时内成功解掩蔽了VIPER处理器子集基准，该基准为包含超过5,000个门的大型时序电路。
• 对于s444基准，该攻击需要36组区分性输入序列，耗时150,569秒（约41.8小时），通过组合等价性（CE）终止。
• s382基准需要34组区分性输入，耗时17,713秒（约4.9小时），通过无界模型检查器（UMC）终止。
• 在完全解掩蔽失败的情况下，部分完成机制正确识别出32个掩蔽门中的21至29个，将攻击者搜索空间缩小至最多16种可能。
• 在s1196基准上，尽管掩蔽门数量从32个增至256个，区分性输入序列的长度始终不超过10。
• 该研究证明，判断区分性输入集合是否充分的问题属于PSPACE类，为该攻击的计算复杂性提供了理论基础。