[论文解读] Reversible Fault-Tolerant Logic

P. Oscar Boykin, Vwani Roychowdhury|ArXiv.org|Apr 4, 2005

Distributed systems and fault tolerance被引用 10

一句话总结

本文提出一种基于可逆多数复用的容错设计，用于可逆逻辑电路，以在高门错误率（高达1/108）下实现可靠计算。在二维和一维晶格中，分别建立了1/273和23%更低的错误阈值，同时量化了熵耗散，并表明当错误率接近阈值时，可逆计算的熵优势会丧失，需采用O(log 1/g)级别的纠错以维持能效。

ABSTRACT

It is now widely accepted that the CMOS technology implementing irreversible logic will hit a scaling limit beyond 2016, and that the increased power dissipation is a major limiting factor. Reversible computing can potentially require arbitrarily small amounts of energy. Recently several nano-scale devices which have the potential to scale, and which naturally perform reversible logic, have emerged. This paper addresses several fundamental issues that need to be addressed before any nano-scale reversible computing systems can be realized, including reliability and performance trade-offs and architecture optimization. Many nano-scale devices will be limited to only near neighbor interactions, requiring careful optimization of circuits. We provide efficient fault-tolerant (FT) circuits when restricted to both 2D and 1D. Finally, we compute bounds on the entropy (and hence, heat) generated by our FT circuits and provide quantitative estimates on how large can we make our circuits before we lose any advantage over irreversible computing.

研究动机与目标

• 解决纳米尺度可逆计算系统中固有不可靠门导致的可靠性与性能权衡问题。
• 在局部连接约束（如仅具近邻相互作用的一维和二维晶格）下，优化容错（FT）电路设计。
• 计算熵界并量化FT可逆电路中的热量耗散，确定可逆性能效优势何时丧失。
• 为可逆经典计算提供一种可扩展的、基于门级的容错框架，适用于新兴纳米器件及量子-经典混合系统。

提出的方法

• 采用基于可逆多数（MAJ）门的复用方案，而非不可逆的NAND门，以在可逆逻辑中实现容错。
• 应用分层错误恢复机制，结合辅助位，在计算每一级检测并纠正错误。
• 将门错误建模为独立故障，概率为g，其中故障门以概率g输出均匀随机的3位状态。
• 利用次可加性推导熵界：上界为H_L ≤ Ḡ^L κ√g，下界为H_L ≥ (3E)^{L-1}g，其中E为恢复中使用的门数。
• 计算门数和电路深度的开销，表明为实现与T无关的恒定错误率，T个逻辑门的门复杂度为O(T log^4.75 T)。
• 通过限制电路仅在1D和2D晶格中，分析局部连接性，计算在这些约束下的降低错误阈值。

实验结果

研究问题

• RQ1 容错可逆电路仍能实现可靠计算的最大门错误率（g）是多少？
• RQ2 局部连接性（一维与二维）如何影响可逆容错电路中的错误阈值？
• RQ3 错误校正开销在多大程度上削弱了可逆计算的熵减少优势？
• RQ4 在实际错误率下，为保持可逆计算的能效，最少需要多少级错误校正？
• RQ5 能否仅通过近邻相互作用构建容错可逆电路？其性能损失如何？

主要发现

• 容错可逆电路设计支持高达1/108的门错误率，同时保持与电路规模无关的恒定模块错误率。
• 在仅具近邻连接的二维晶格中，错误阈值为1/273，显著高于非局部模型。
• 宽度为27位、长度任意的一维晶格，其错误阈值仅比完整二维情况低23%，表明在局部约束下具有强可扩展性。
• 错误恢复过程中的熵耗散随深度L呈指数增长，当g接近阈值时，即使g较小，可逆计算的熵优势也会丧失。
• 为保持能效，电路需O(log(1/g))级错误校正，门数开销随T个逻辑门呈O(T log^4.75 T)增长。
• 每门熵的下界为g(3E)^{L-1}，上界为Ḡ^L κ√g，表明除非g足够小，否则熵将随深度呈指数增长。