[论文解读] Routability in 3D IC Design: Monolithic 3D vs. Skybridge 3D CMOS

Jiajun Shi, Mingyu Li+3 more|arXiv (Cornell University)|Apr 29, 2016

3D IC and TSV technologies被引用 5

一句话总结

本文提出 Skybridge，一种基于垂直纳米线的细粒度 3D IC 布线结构，可实现垂直堆叠的逻辑门并显著提升布线可扩展性。通过定制的 CAD 驱动设计流程，Skybridge 在所有金属层上实现的布线需求比全晶圆 3D IC 降低最多 1.6 倍，与 2D CMOS 相比，功耗降低 3 倍、集成密度提升 11 倍，且任意金属层均无布线拥塞。

ABSTRACT

Conventional 2D CMOS technology is reaching fundamental scaling limits, and interconnect bottleneck is dominating integrated circuit (IC) power and performance. While 3D IC technologies using Through Silicon Via or Monolithic Inter-layer Via alleviate some of these challenges, they follow a similar layout and routing mindset as 2D CMOS. This is insufficient to address routing requirements in high-density 3D ICs and even causes severe routing congestion at large-scale designs, limiting their benefits and scalability. Skybridge is a recently proposed fine-grained 3D IC fabric relying on vertical nanowires that presents a paradigm shift for scaling, while addressing associated 3D connectivity and manufacturability challenges. Skybridge's core fabric components enable a new 3D IC design approach with vertically-composed logic gates, and provide a greater degree of routing flexibility compared to conventional 2D and 3D ICs leading to much larger benefits and future scalability. In this paper, we present a methodology using relevant metrics to evaluate and quantify the benefits of Skybridge vs. state-of-the-art transistor-level monolithic 3D IC (T-MI) and 2D in terms of routability and its impact on large-scale circuits. This is enabled by a new device-to-system design flow with commercial CAD tools that we developed for large-scale Skybridge IC designs in 16nm node. Evaluation for standard benchmark circuits shows that Skybridge yields up to 1.6x lower routing demand against T-MI with no routing congestion (routing demand to resource ratio < 1) at all metal layers. This 3D routability in conjunction with compact vertical gate design in Skybridge translate into benefits of up to 3x lower power and 11x higher density over 2D CMOS, while TLM-3DIC approach only has up to 22% power saving and 2x density improvement over 2D CMOS.

研究动机与目标

• 解决因工艺缩放限制和布线拥塞导致的 2D 和 3D IC 中日益严重的互连瓶颈问题。
• 克服传统 2D 和全晶圆 3D IC 布线范式在高密度、大规模设计中的局限性。
• 评估 Skybridge——一种基于垂直纳米线的新型 3D IC 布线结构——在布线可扩展性方面相对于业界先进全晶圆 3D 和 2D CMOS 技术的优势。
• 利用标准化基准测试和商用 CAD 工具量化 Skybridge 在性能、功耗和面积方面的收益。
• 展示 Skybridge 在未来大规模 3D IC 中的可扩展性和可制造性优势。

提出的方法

• 开发一种新型从器件到系统的全流程设计方法，利用商用 CAD 工具在 16nm 工艺节点实现大规模 Skybridge IC 设计。
• 通过垂直纳米线实现 Skybridge 的核心布线结构，支持垂直堆叠的逻辑门和增强的层间互连。
• 采用一种新型布线模型，将垂直纳米线视为可编程互连，实现在各层之间的细粒度、灵活布线。
• 使用布线需求与资源比指标量化拥塞情况，并将 Skybridge 与全晶圆 3D IC（T-MI）和 2D CMOS 进行对比。
• 在标准基准电路上进行仿真，评估三种技术在布线可扩展性、功耗和密度方面的表现。
• 结合晶体管级建模与系统级分析，评估端到端性能与可扩展性。

实验结果

研究问题

• RQ1 与传统 2D 和全晶圆 3D IC 相比，Skybridge 基于垂直纳米线的布线结构在布线可扩展性方面有何改进？
• RQ2 Skybridge 在大规模 3D IC 设计中在多大程度上消除了布线拥塞？
• RQ3 与 2D CMOS 和 T-MI 相比，使用 Skybridge 在功耗效率和集成密度方面可获得哪些量化收益？
• RQ4 该新型设计流程如何实现基于 Skybridge 架构的大规模、可制造 3D IC 设计？
• RQ5 Skybridge 是否能在所有金属层上维持低布线需求，同时实现高集成密度？

主要发现

• Skybridge 在所有金属层上实现的布线需求比全晶圆 3D IC（T-MI）最多降低 1.6 倍，且无任何布线拥塞（比值 < 1）。
• 与 2D CMOS 相比，Skybridge 实现最多 3 倍功耗降低和 11 倍集成密度提升，显著优于 T-MI 的 22% 功耗节省和 2 倍密度增益。
• Skybridge 在所有金属层上均保持无布线拥塞，证明其在大规模设计中具备强大的可扩展性。
• 基于垂直纳米线的布线结构通过支持垂直堆叠的逻辑门和细粒度互连灵活性，推动了 3D IC 设计范式的变革。
• 所提出的 CAD 驱动设计流程成功支持了 16nm 工艺节点下的大规模 Skybridge IC 设计，验证了其实际可行性。
• Skybridge 的紧凑垂直栅极设计在基准测试评估中对观察到的功耗和面积效率提升起到了关键作用。