[论文解读] Si Nanowire - Array Source Gated Transistors

Charles Opoku, Radu A. Sporea+3 more|arXiv (Cornell University)|Dec 28, 2015

Nanowire Synthesis and Applications参考文献 48被引用 9

一句话总结

本文展示了使用肖特基结作为源极电极的溶液法制备硅纳米线阵列晶体管，其工作原理为源极栅控晶体管（SGT）机制。器件表现出优异性能——在低于2 V时即实现饱和，栅压依赖性低，开关比高，且对沟道长度不敏感，这归因于肖特基势垒控制的电流调制，经仿真与实验（使用p型掺杂纳米线）验证。

ABSTRACT

Solution processed field-effect transistors based on single crystalline silicon nanowires (Si NWs) with metal Schottky contacts are demonstrated. The semiconducting layer was deposited from a nanowire ink formulation at room temperature. The devices with 230nm thick SiO2 gate insulating layers show excellent output current-voltage characteristics with early saturation voltages under 2 volts, constant saturation current and exceptionally low dependence of saturation voltage with the gate field. Operational principles of these devices are markedly different from traditional ohmic-contact field-effect transistors (FETs), and are explained using the source-gated transistor (SGT) concept in which the semiconductor under the reverse biased Schottky source barrier is depleted leading to low voltage pinch-off and saturation of drain current. Device parameters including activation energy are extracted at different temperatures and gate voltages to estimate the Schottky barrier height for different electrode materials to establish transistor performance - barrier height relationships. Numerical simulations are performed using 2D thin-film approximation of the device structures at various Schottky barrier heights. Without any adjustable parameters and only assuming low p-doping of the transistor channel, the modelled data show exceptionally good correlation with the measured data. From both experimental and simulation results, it is concluded that source-barrier controlled nanowire transistors have excellent potential advantages compared with a standard FET including mitigation of short-channel effects, insensitivity in device operating currents to device channel length variation, higher on/off ratios, higher gain, lower power consumption and higher operational speed for solution processable and printable nanowire electronics.

研究动机与目标

• 开发基于溶液法制备的单晶硅纳米线的低电压、高性能场效应晶体管。
• 克服传统FET（欧姆接触）的局限性，如对沟道长度敏感及短沟道效应。
• 探索在具有肖特基势垒的纳米线结构中，源极栅控晶体管（SGT）工作的可行性与性能。
• 利用实验与仿真数据，建立肖特基势垒高度与晶体管性能指标（如开关比、阈值电压）之间的定量关系。

提出的方法

• 在SiO2电介质层上，采用室温溶液法处理的纳米线油墨制备硅纳米线阵列。
• 在源极电极处使用金属肖特基接触，以实现源极栅控晶体管（SGT）工作模式，其中反向偏置的肖特基势垒控制电流流动。
• 通过改变栅压与温度，测量输出与转移特性，以提取器件参数与活化能。
• 采用二维薄膜近似进行数值仿真，无任何可调参数，假设纳米线沟道中掺杂浓度较低（p型）。
• 从温度依赖性测量中提取肖特基势垒高度，并与仿真所得的电流-电压曲线进行对比。
• 将实验数据与仿真结果相关联，以验证SGT模型，并确认肖特基势垒调制在器件行为中的作用。

实验结果

研究问题

• RQ1 采用肖特基接触的溶液法制备硅纳米线能否在场效应晶体管中实现低电压饱和与高开关比？
• RQ2 与传统FET相比，源极栅控晶体管（SGT）机制在纳米线FET中如何缓解短沟道效应？
• RQ3 肖特基势垒高度与晶体管性能指标（如开关比、阈值电压）之间存在何种定量关系？
• RQ4 在SGT模式下的纳米线晶体管中，器件性能在多大程度上对沟道长度变化不敏感？
• RQ5 无任何可调参数的二维数值仿真能否准确再现SGT纳米线器件的实验I-V特性？

主要发现

• 晶体管在栅压低于2 V时即实现饱和电流，表明其具备低电压工作能力，并通过肖特基势垒调制实现有效夹断。
• 饱和电流对栅压表现出极低的依赖性，表明电流控制能力强，且对栅电场变化不敏感。
• 开关比超过10^6，增益显著高于传统FET，这归因于SGT机制。
• 从温度依赖性测量中提取的肖特基势垒高度在不同电极材料与器件结构中保持一致。
• 采用二维薄膜模型与低p型掺杂假设的数值仿真结果与实验数据高度吻合，无需调整参数即验证了SGT模型。
• 器件对沟道长度变化表现出不敏感性，这是可扩展、可印刷纳米线电子器件的关键优势。