[论文解读] Silicon photonic subspace neural chip for hardware-efficient deep learning.
本文提出一种硬件高效的光子子空间神经网络（PSNN），采用蝴蝶形硅光子集成电路，以减少光学元件数量、芯片面积和能耗，同时在图像识别任务中保持具有竞争力的性能。一种硬件感知的训练框架进一步降低了器件精度要求，并增强了抗噪声能力。
As deep learning has shown revolutionary performance in many artificial intelligence applications, its escalating computation demand requires hardware accelerators for massive parallelism and improved throughput. The optical neural network (ONN) is a promising candidate for next-generation neurocomputing due to its high parallelism, low latency, and low energy consumption. Here, we devise a hardware-efficient photonic subspace neural network (PSNN) architecture, which targets lower optical component usage, area cost, and energy consumption than previous ONN architectures with comparable task performance. Additionally, a hardware-aware training framework is provided to minimize the required device programming precision, lessen the chip area, and boost the noise robustness. We experimentally demonstrate our PSNN on a butterfly-style programmable silicon photonic integrated circuit and show its utility in practical image recognition tasks.
研究动机与目标
- 解决现有光学神经网络（ONNs）在深度学习加速器中硬件成本高和能耗大的问题。
- 在不牺牲任务性能的前提下，减少光子神经网络所需的光学元件数量和芯片面积。
- 开发一种训练框架，以最小化器件编程所需的精度，并提升对硬件噪声的鲁棒性。
- 通过可编程硅光子芯片在实际图像识别任务中验证PSNN架构的可行性。
提出的方法
- 设计一种利用子空间投影来减少所需光学元件数量的光子子空间神经网络（PSNN）架构。
- 实现一种蝴蝶形可重构硅光子集成电路，以支持可编程的光学矩阵运算。
- 引入一种硬件感知的训练框架，以优化低精度器件编程并增强抗噪声能力。
- 采用可微分的训练过程，考虑硬件约束，如相位移位器分辨率和振幅响应非理想性。
- 将神经网络层映射到光子子空间，以最小化每层激活的光学元件数量。
- 通过在真实硅光子芯片上进行实验演示，验证该架构在图像分类任务中的性能。
实验结果
研究问题
- RQ1能否设计一种光子神经网络架构，在显著减少光学元件数量和芯片面积的同时，保持具有竞争力的性能？
- RQ2在光子神经网络的训练过程中，如何有效应对器件精度和噪声等硬件约束？
- RQ3子空间投影在多大程度上可以减少光子神经网络中所需的光学元件数量？
- RQ4硬件感知的训练框架在多大程度上能提升对硅光子电路中相位和振幅误差的鲁棒性？
- RQ5所提出的PSNN架构是否适用于在真实可编程光子芯片上实现实际的图像识别任务？
主要发现
- PSNN架构在使用更少光学元件和更小芯片面积的情况下，实现了与先前ONN架构相当的图像识别性能。
- 硬件感知的训练框架成功降低了器件编程所需的精度，从而降低了硬件复杂度。
- 在蝴蝶形硅光子芯片上的实验演示证实了PSNN在实际深度学习推理中的可行性。
- 由于训练框架对非理想器件响应的优化，该架构表现出对硬件噪声的更强鲁棒性。
- 与先前的光子神经网络设计相比，PSNN在能耗和面积成本方面实现了显著降低。
更好的研究，从现在开始
从阅读论文到最终审阅，大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成，并经人工编辑审核。