[论文解读] SIMF: Single-Instruction Multiple-Flush Mechanism for Processor Temporal Isolation

Tuo Li, Bradley Hopkins+1 more|arXiv (Cornell University)|Nov 20, 2020

Security and Verification in Computing参考文献 39被引用 4

一句话总结

本文提出 SIMF，一种单指令硬件扩展（Flushx），可在单条 RISC-V 指令中同时刷新 L1 缓存、TLB、分支预测单元和寄存器文件。在基于 FPGA 的原型上对 seL4 和 Linux 进行评估，SIMF 将动态指令数和执行时间减少了一倍以上，显著提升了操作系统级时间隔离在抵御微架构计时攻击方面的效率。

ABSTRACT

Microarchitectural timing attacks are a type of information leakage attack, which exploit the time-shared microarchitectural components, such as caches, translation look-aside buffers (TLBs), branch prediction unit (BPU), and speculative execution, in modern processors to leak critical information from a victim process or thread. To mitigate such attacks, the mechanism for flushing the on-core state is extensively used by operating-system-level solutions, since on-core state is too expensive to partition. In these systems, the flushing operations are implemented in software (using cache maintenance instructions), which severely limit the efficiency of timing attack protection. To bridge this gap, we propose specialized hardware support, a single-instruction multiple-flush (SIMF) mechanism to flush the core-level state, which consists of L1 caches, BPU, TLBs, and register file. We demonstrate SIMF by implementing it as an ISA extension, i.e., flushx instruction, in scalar in-order RISC-V processor. The resultant processor is prototyped on Xilinx ZCU102 FPGA and validated with state-of-art seL4 microkernel, Linux kernel in multi-core scenarios, and a cache timing attack. Our evaluation shows that SIMF significantly alleviates the overhead of flushing by more than a factor of two in execution time and reduces dynamic instruction count by orders-of-magnitude.

研究动机与目标

• 解决用于缓解微架构计时攻击的软件刷新例程带来的高性能开销问题。
• 减少时间隔离机制中频繁进行核心级状态刷新所导致的动态指令数和执行时间。
• 设计一种原子刷新多个核心内微架构状态的硬件扩展指令集架构（ISA）。
• 评估单指令多刷新（SIMF）机制在真实操作系统和内核环境中的可行性与性能优势。
• 在最小化硬件修改的前提下，实现跨多种处理器架构的高效、安全且可移植的时间隔离。

提出的方法

• 设计并实现一种名为 Flushx 的新型 ISA 扩展，可原子性地执行 L1 缓存、TLB、分支预测单元和寄存器文件的单次刷新。
• 将 Flushx 指令集成到标量有序 RISC-V 处理器核心中，确保刷新操作隐式排序，无需显式屏障。
• 在 Xilinx ZCU102 FPGA 上构建扩展处理器的原型，以验证功能正确性和性能表现。
• 在多核环境下，使用 seL4 微内核、Linux 内核和用户级应用程序的真实工作负载对 SIMF 进行评估。
• 通过 Prime+Probe 缓存计时攻击验证 SIMF 是否有效消除计时通道，即移除残留的微架构状态。
• 通过与基于软件的刷新序列相比，测量动态指令数和执行时间的减少量，以评估性能提升。

实验结果

研究问题

• RQ1 单条硬件指令能否有效且原子性地刷新多个核心级微架构状态（L1 缓存、TLB、BPU、寄存器文件），以提升时间隔离效率？
• RQ2 与传统的基于软件的刷新例程相比，SIMF 在动态指令数和执行时间方面的性能开销如何？
• RQ3 SIMF 在不同工作负载和操作系统下，能将清除核心状态所需的指令数减少到何种程度？
• RQ4 SIMF 是否能在实际场景中（包括真实内核和侧通道攻击）有效消除微架构计时通道？
• RQ5 SIMF 是否能通过极少的硬件修改实现，并保持与现有处理器设计和 ISA 的兼容性？

主要发现

• 与基于软件的刷新例程相比，SIMF 将核心级状态刷新所需的动态指令数减少了数个数量级。
• 与基线软件刷新相比，SIMF 扩展处理器中刷新操作的执行时间减少了两倍以上。
• Prime+Probe 攻击实验表明，Flushx 指令成功消除了缓存访问模式中的可观察时序差异，证实了计时通道的有效消除。
• 搭载 Flushx 指令的 FPGA 原型能够完全清除 L1 数据缓存中的残留状态，防止先前进程的泄漏。
• SIMF 提供了强大的原子性，消除了刷新操作之间显式同步屏障的需求，简化了软件实现。
• 性能提升在多种工作负载中保持一致，包括 seL4 微内核、Linux 内核和用户空间程序，证明了其广泛适用性。