[论文解读] Simulation of Quantum Circuits via Stabilizer Frames

Héctor J. García, Igor L. Markov|arXiv (Cornell University)|Dec 10, 2017

Quantum Computing Algorithms and Architecture被引用 1

一句话总结

本文提出稳定器框架——一种新颖的数据结构，通过将量子态表示为稳定器态的叠加，实现了量子线路的高效模拟。该方法可对某些量子算术和容错电路实现多项式时间模拟，运行时间和内存使用量相比最先进的 QuIDDPro 明显降低数量级，同时支持并行化并实现可测量的加速效果。

ABSTRACT

Generic quantum-circuit simulation appears intractable for conventional computers and may be unnecessary because useful quantum circuits exhibit significant structure that can be exploited during simulation. For example, Gottesman and Knill identified an important subclass, called stabilizer circuits, which can be simulated efficiently using group-theory techniques and insights from quantum physics. Realistic circuits enriched with quantum error-correcting codes and fault-tolerant procedures are dominated by stabilizer subcircuits and contain a relatively small number of non-Clifford components. Therefore, we develop new data structures and algorithms that facilitate parallel simulation of such circuits. Stabilizer frames offer more compact storage than previous approaches but require more sophisticated bookkeeping. Our implementation, called Quipu, simulates certain quantum arithmetic circuits (e.g., reversible ripple-carry adders) in polynomial time and space for equal superpositions of $n$-qubits. On such instances, known linear-algebraic simulation techniques, such as the (state-of-the-art) BDD-based simulator QuIDDPro, take exponential time. We simulate quantum Fourier transform and quantum fault-tolerant circuits using Quipu, and the results demonstrate that our stabilizer-based technique empirically outperforms QuIDDPro in all cases. While previous high-performance, structure-aware simulations of quantum circuits were difficult to parallelize, we demonstrate that Quipu can be parallelized with a nontrivial computational speedup.

研究动机与目标

• 解决经典计算机上通用量子线路模拟的计算不可行性问题。
• 利用真实量子线路的结构性质——特别是稳定器子线路的普遍性以及非 Clifford 组分的稀疏性——以实现高效模拟。
• 开发一种紧凑且可扩展的数据结构，支持稳定器态的叠加，同时管理全局相位的复杂性。
• 实现量子线路的并行模拟并获得非平凡的加速效果，克服以往结构感知模拟器的局限性。
• 在量子算术和容错电路上，相比现有模拟器（如 QuIDDPro 和 CHP）展示出卓越的性能表现。

提出的方法

• 提出稳定器框架作为新型数据结构，以紧凑方式表示纯稳定器态的叠加，避免显式存储全局相位。
• 在每个框架内使用行最简形表示生成元集合，以优化操作并降低计算开销。
• 设计一种算法以管理稳定器态叠加中的相对相位，克服纯态稳定器模拟中的关键障碍。
• 在 Quipu 模拟器中实现该框架，支持门级模拟，并高效处理 Clifford 门和非 Clifford 门。
• 引入聚并技术，将多个框架合并以减小叠加的规模，提升内存效率。
• 通过将 Toffoli 门分解为 Clifford 门序列，支持特定技术的门库（如光子系统），实现对硬件依赖电路的模拟。

实验结果

研究问题

• RQ1 能否在不追踪全局相位的情况下，紧凑且高效地表示稳定器态的叠加？
• RQ2 能否将基于稳定器的模拟扩展至包含 Toffoli 等非 Clifford 门的电路，同时保持多项式时间复杂度？
• RQ3 稳定器框架数据结构是否能同时实现内存效率和并行化？
• RQ4 在量子算术和容错电路上，稳定器框架模拟与 QuIDDPro 等先进模拟器相比性能如何？
• RQ5 聚并技术能否减小稳定器态叠加的规模并提升模拟效率？

主要发现

• Quipu 对 n 量子比特态的等幅叠加实现可逆进位加法器的多项式时间与空间模拟，而 QuIDDPro 需要指数时间。
• 对于稳定器电路（如容错基准测试），Quipu 所用内存仅为 QuIDDPro 的一半，通常快几个数量级。
• Quipu 的多线程版本在四核服务器上实现了 2 倍加速，证明了并行化的有效性。
• 在涉及 Toffoli 门分解的光子系统基准测试中，Quipu 仅比直接 Toffoli 模拟慢约 4 倍，但仍可在数秒内完成，而 QPLite 需要超过 24 小时。
• 聚并技术显著减小了稳定器态叠加的最大规模，尤其在观测态总数较小时效果更明显。
• 稳定器框架方法在量子傅里叶变换和容错电路模拟中，相比 QuIDDPro 实现了数量级的运行时间和内存性能提升。