[论文解读] Simulations of hybrid charge-sensing single-electron-transistors and CMOS circuits

Tetsufumi Tanamoto, Keiji Ono|arXiv (Cornell University)|Aug 24, 2021

Mechanical and Optical Resonators参考文献 25被引用 7

一句话总结

本文提出一种基于成对单电子晶体管（SETs）的两阶段CMOS集成电荷传感电路，用于可扩展的量子读出。通过使用CMOS差分放大器和SRAM锁存器对参考SET与目标SET之间的差分输出进行放大，该系统即使在器件参数变化和温度漂移条件下也能实现鲁棒的数字信号输出，从而实现了在4.2 K和-30 °C低温环境下将SETs实际集成于量子计算架构中的可行性。

ABSTRACT

Single-electron transistors (SETs) have been extensively used as charge sensors in many areas such as quantum computations. In general, the signals of SETs are smaller than those of complementary metal-oxide semiconductor (CMOS) devices, and many amplifying circuits are required to enlarge these signals. Instead of amplifying a single small output, we theoretically consider the amplification of pairs of SETs, such that one of the SETs is used as a reference. We simulate the two-stage amplification process of SETs and CMOS devices using a conventional SPICE (Simulation Program with Integrated Circuit Emphasis) circuit simulator. Implementing the pairs of SETs into CMOS circuits makes the integration of SETs more feasible because of direct signal transfer from the SET to the CMOS circuits.

研究动机与目标

• 实现单电子晶体管（SETs）在CMOS电路中的可扩展集成，以应用于量子信息处理。
• 通过使用差分放大而非单器件放大，克服SET信号幅度微弱（pA量级）的挑战。
• 在低温环境（4.2 K和-30 °C）下，确保对器件参数变化和温度漂移具有鲁棒的运行能力。
• 通过锁存差分SET信号，实现适合与传统数字CMOS逻辑接口的数字输出（0/1）。

提出的方法

• 电路采用两阶段放大：首先将SETs直接连接至pMOS晶体管，将微弱电流放大为可测量的电压摆幅。
• 其次，差分放大器（DA）或基于SRAM的锁存器将目标SET与参考SET的输出进行比较，生成数字信号。
• 通过字线nMOS晶体管选择参考和目标SET，支持阵列化操作。
• 使用Verilog-A模型进行SPICE仿真，基于BSIM4模型实现CMOS器件的正统理论SET行为。
• 通过在-50 °C至0 °C范围内仿真CMOS和SET行为，分析温度依赖性，特别关注低温下阈值电压的漂移。
• 引入SET和CMOS参数（如栅极阈值、电阻、电容）10%的偏差，以测试系统的鲁棒性。

实验结果

研究问题

• RQ1 采用成对SETs的两阶段放大方案是否能显著提高信噪比，并在CMOS兼容电路中实现数字输出？
• RQ2 与参考SET相比，对目标SET进行差分放大在多大程度上可缓解器件参数变化和温度漂移的影响？
• RQ3 传统CMOS SPICE模型（如BSIM4）在低温环境（如-30 °C和4.2 K）下，能否准确模拟CMOS行为？
• RQ4 所提出的电路架构在多大程度上可支持SET阵列的可扩展化，以应用于量子计算读出？
• RQ5 SET和CMOS参数失配（如电容、电阻、阈值电压10%的偏差）对差分输出和信号检测有何影响？

主要发现

• 通过pMOS晶体管实现的第一阶段放大，成功将库仑振荡信号从约25.9 µV（pA × 25.9 kΩ）放大至VD = 1.2 V时的约10 mV。
• 差分放大器阶段能有效将目标SET与参考SET之间的电压差锁存为稳定的数字输出（0或1），实现与数字系统的直接接口。
• 仿真结果表明，输出电压差（Vout2 – Vout1）在-50 °C至0 °C的温度范围内保持稳定，表明对热扰动具有鲁棒性。
• 即使在SET和CMOS晶体管参数存在10%偏差的情况下，通过调节栅极电压，电路仍能可靠地区分目标SET与参考SET的状态。
• 交叉耦合电路结构在参数变化下表现出稳定运行，其输出（Vout1与Vout2）根据SET栅极电压清晰分离。
• 该系统在4.2 K和-30 °C下均保持功能正常，其中后者与标准SPICE模型兼容，支持实际仿真与设计。