[论文解读] Single Spin Logic Implementation of VLSI Adders

Soumitra Shukla, Bahniman Ghosh|arXiv (Cornell University)|Nov 22, 2011

Quantum and electron transport phenomena参考文献 11被引用 3

一句话总结

本文提出基于量子点（qds）和自旋极化扫描隧道显微镜（SPSTM）的单自旋逻辑（SSL）实现VLSI加法器电路。结果表明，尽管SSL中的镜像加法器在复杂度和量子点数量上并无优势，但SSL中的传输门、静态与动态曼彻斯特进位加法器显著降低了复杂度和量子点数量，与传统晶体管加法器的趋势一致。

ABSTRACT

Some important VLSI adder circuits are implemented using quantum dots (qd) and Spin Polarized Scanning Tunneling Microscopy (SPSTM) in Single Spin Logic (SSL) paradigm. A simple comparison between these adder circuits shows that the mirror adder implementation in SSL does not carry any advantage over CMOS adder in terms of complexity and number of qds, opposite to the trend observed in their charge-based counterparts. On the contrary, the transmission gate adder, Static and Dynamic Manchester carry gate adders in SSL reduce the complexity and number of qds, in harmony with the trend shown in transistor adders.

研究动机与目标

• 探索在单自旋逻辑（SSL）范式下实现VLSI加法器电路的可行性。
• 从电路复杂度和量子点（qd）数量的角度，比较基于SSL的加法器设计与相应CMOS设计的差异。
• 评估SSL在加法器架构中是否在面积和复杂度方面具有优势，特别是与基于电荷的实现方式相比。
• 识别在SSL中哪些加法器拓扑结构相对于CMOS实现具有更高的效率。
• 分析基于SSL的加法器在面向未来低功耗VLSI系统中的可扩展性和实用性。

提出的方法

• 在单自旋逻辑（SSL）框架内，设计并仿真关键的VLSI加法器电路——镜像加法器、传输门加法器以及静态/动态曼彻斯特进位门加法器。
• 利用量子点（qds）作为基于自旋的逻辑元件，其中自旋态表示二进制信息（0或1）。
• 采用自旋极化扫描隧道显微镜（SPSTM）对量子点中的单个电子自旋进行初始化、读取和操控。
• 通过建模自旋依赖的隧穿效应以及量子点之间的受控交换相互作用来实现逻辑运算。
• 通过统计每种加法器类型所需的量子点数量和互连数量来量化电路复杂度。
• 比较SSL加法器与相应CMOS设计在量子点数量和结构复杂度方面的差异。

实验结果

研究问题

• RQ1 在单自旋逻辑（SSL）范式下，镜像加法器在复杂度或量子点数量方面是否优于CMOS？
• RQ2 基于SSL的传输门加法器和曼彻斯特进位加法器是否能够降低与CMOS等效电路相比的电路复杂度？
• RQ3 在晶体管基加法器中观察到的复杂度降低趋势是否同样适用于基于自旋的SSL加法器？
• RQ4 自旋极化隧穿和量子点集成对SSL加法器可扩展性有何影响？
• RQ5 哪种SSL加法器架构在逻辑功能、量子点数量和结构简洁性之间实现了最佳权衡？

主要发现

• SSL中的镜像加法器在复杂度和量子点数量方面均未优于CMOS，与基于电荷的实现方式中的趋势相悖。
• SSL中的传输门加法器在电路复杂度和量子点数量上均低于其CMOS等效版本。
• SSL中的静态与动态曼彻斯特进位门加法器均表现出更低的复杂度和更少的量子点数量，与晶体管基加法器的趋势一致。
• 这些加法器的SSL实现显示出在低功耗VLSI逻辑中具备可扩展性的潜力，主要得益于对量子点需求的降低。
• 结果证实，基于自旋的逻辑可在特定加法器架构中实现效率提升，尤其是那些具有优化进位传播机制的架构。
• 本研究确立了并非所有SSL加法器类型均具有优势——只有那些具备高效进位逻辑（如曼彻斯特进位）的架构才表现出显著改进。