[论文解读] Slim NoC: A Low-Diameter On-Chip Network Topology for High Energy Efficiency and Scalability

Maciej Besta, Syed Minhaj Hassan+4 more|arXiv (Cornell University)|Oct 21, 2020

Interconnection Networks and Systems参考文献 80被引用 5

一句话总结

Slim NoC (SN) 是一种新颖的片上网络拓扑结构，利用非素数有限域和度-直径图论，实现低直径（2）与最小化路由器 radix，从而在多核系统中实现高能效和可扩展性。通过优化布局、缓冲区使用以及与先进微架构方案（如 Elastic Links 和 Central Buffer 路由器）的集成，SN 在合成工作负载和真实工作负载下，于延迟、吞吐量和功耗方面均优于传统和现代 NoC 拓扑结构。

ABSTRACT

Emerging chips with hundreds and thousands of cores require networks with unprecedented energy/area efficiency and scalability. To address this, we propose Slim NoC (SN): a new on-chip network design that delivers significant improvements in efficiency and scalability compared to the state-of-the-art. The key idea is to use two concepts from graph and number theory, degree-diameter graphs combined with non-prime finite fields, to enable the smallest number of ports for a given core count. SN is inspired by state-of-the-art off-chip topologies; it identifies and distills their advantages for NoC settings while solving several key issues that lead to significant overheads on-chip. SN provides NoC-specific layouts, which further enhance area/energy efficiency. We show how to augment SN with state-of-the-art router microarchitecture schemes such as Elastic Links, to make the network even more scalable and efficient. Our extensive experimental evaluations show that SN outperforms both traditional low-radix topologies (e.g., meshes and tori) and modern high-radix networks (e.g., various Flattened Butterflies) in area, latency, throughput, and static/dynamic power consumption for both synthetic and real workloads. SN provides a promising direction in scalable and energy-efficient NoC topologies.

研究动机与目标

• 为拥有数百至数千个核心的芯片解决片上网络在可扩展性和能效方面的挑战。
• 克服现有高 radix、低直径拓扑结构（如 Slim Fly 和 Dragonfly）在适配片上环境时带来的高面积和高功耗开销。
• 设计一种实际可行、可制造的 NoC 拓扑结构，在满足片上物理约束的前提下，保持低直径和低 radix。
• 集成最先进的微架构优化技术（如 Elastic Links、Central Buffers）以进一步提升性能和能效。
• 证明基于数学理论的拓扑设计可超越低 radix（如网格、环形）和高 radix（如扁平蝴蝶）NoC 拓扑结构。

提出的方法

• 利用非素数有限域生成适用于对称、规则片上布局和均匀路由器分布的直径为 2 的度-直径图。
• 应用度-直径问题中的图论原理，最小化在给定核心数和直径下的端口数量（即 radix）。
• 设计专用于 NoC 的布局，以最小化平均布线长度和缓冲区面积，解决片上约束（如各侧 die 上节点分布均匀）。
• 提出一种联合优化缓冲区大小、布线长度和路由器面积的成本模型，以最小化总网络面积和功耗。
• 通过先进微架构技术增强拓扑结构：采用 Central Buffer 路由器减少缓冲区面积，引入 Elastic Links 和 ElastiStore 实现动态性能扩展，以及使用 SMART links 降低延迟。
• 采用对称的直接网络结构，所有路由器相同，相比分层或间接网络，更易于制造且可扩展性更优。

实验结果

研究问题

• RQ1 能否设计出一种低直径、高 radix 的片上网络，实现最小化路由器 radix 和可行的片上布局，以支持数千个核心？
• RQ2 如何在不引入显著面积或功耗开销的前提下，将机架级 Slim Fly 的拓扑优势适配到片上约束中？
• RQ3 数学图论和有限域构造在多大程度上能够实现具有直径-2 特性的可扩展、高能效 NoC 拓扑？
• RQ4 集成现代微架构优化技术（如 Elastic Links、Central Buffers）如何提升新型 NoC 拓扑的性能和效率？
• RQ5 基于度-直径图的拓扑是否能在延迟、吞吐量和能效方面超越低 radix（如网格、环形）和高 radix（如扁平蝴蝶）NoC？

主要发现

• 在对抗性流量模式下，与扁平蝴蝶 NoC 相比，SN 延迟降低约 10%；与网格相比降低 50%；与环形相比降低 64%。
• 在 1296 核系统中，SN 在 45nm 和 22nm 工艺技术下，单位功耗的吞吐量均高于扁平蝴蝶、网格和环形拓扑。
• 使用非素数有限域可构建出布局友好、适合对称、可制造的片上实现的直径-2 图。
• 通过集成 Central Buffer 路由器，SN 降低了缓冲区面积和功耗，消除了基于重定向的无缓冲路由带来的非确定性和额外跳数。
• Elastic Links 和 ElastiStore 的集成提升了高注入率下的可扩展性和性能，保持了高吞吐量和低延迟。
• 在各种合成和真实工作负载下，SN 在静态和动态功耗、面积效率以及吞吐量方面均优于当前最先进的 NoC 拓扑结构。