[论文解读] Software Development Vehicles to enable extended and early co-design: a RISC-V and HPC case of study

Filippo Mantovani, Pablo Vizcaíno+7 more|arXiv (Cornell University)|Jun 1, 2023

Parallel Computing and Optimization Techniques被引用 7

一句话总结

论文提出了 Software Development Vehicles (SDVs) 以在 HPC 系统早期共同设计阶段实现协同设计，并在具有大向量 VPU 的 RISC-V 设计上进行验证，利用 FPGA 和软件仿真向硬件和系统软件团队提供反馈。

ABSTRACT

Prototyping HPC systems with low-to-mid technology readiness level (TRL) systems is critical for providing feedback to hardware designers, the system software team (e.g., compiler developers), and early adopters from the scientific community. The typical approach to hardware design and HPC system prototyping often limits feedback or only allows it at a late stage. In this paper, we present a set of tools for co-designing HPC systems, called software development vehicles (SDV). We use an innovative RISC-V design as a demonstrator, which includes a scalar CPU and a vector processing unit capable of operating large vectors up to 16 kbits. We provide an incremental methodology and early tangible evidence of the co-design process that provide feedback to improve both architecture and system software at a very early stage of system development.

研究动机与目标

• 在 HPC 原型评估周期的早期建立将软件开发与硬件设计关联起来的方法论。
• 提供一个精简、基于 RTL 的 SDV 基础设施，使软件移植、测试、基准测试与优化在无需完整系统仿真的情况下进行。
• 在具标量核心和大向量处理单元（VPU）的 RISC-V HPC 设计上演示该方法。
• 展示软件反馈如何在早期 RTL 迭代中同时提升体系结构和系统软件。

提出的方法

• 定义一个三阶段的 SDV 支持的评估工作流：移植到标量 RISC-V 平台、向量化与软件/仿真、在 FPGA 原型上进行性能分析。
• 组装并整合 SDV 组件：具 RVV 的 RISC-V 平台（商业）、Vehave RVV 仿真器，以及基于 FPGA 的仿真（VCU128），并通过硬件计数器、跟踪（PAPI、Extrae）和 ILA 信号进行 RTL 测量。
• 收集并分析指令级轨迹、向量长度和硬件计数器，以指导编译器优化、内存访问模式和 RTL 调整。
• 提供跨平台兼容性，使二进制文件能够在商业标量平台和 FPGA RTL 上运行，同时使操作系统、库和应用能够在高 TRL 环境中运行。
• 提供可视化与跟踪工具（Paraver、Vehave 跟踪、ILA 跟踪），以闭合软件开发者与硬件架构师之间的反馈回路。

Figure 1: Co-design flow for hardware (green) and software (blue)

实验结果

研究问题

• RQ1 在 HPC RTL 开发过程中，SDVs 如何促进从软件到硬件的早期反馈回路？
• RQ2 一个精简、基于 RTL 的 SDV 基础设施是否能够在不依赖全系统仿真的情况下提供有用且及时的反馈？
• RQ3 在 RISC-V HPC 设计中，需要哪些软件与硬件仪器来诊断向量化潜力和 RTL 性能？
• RQ4 该方法论如何影响编译器、库和应用与新兴向量架构的一致性？

主要发现

• SDVs 能实现从标量移植到向量优化再到基于 FPGA 的性能分析的实用、渐进式协同设计工作流。
• 该方法允许在 RTL 实现上提前运行操作系统、库和应用程序，加速对硬件和软件团队的反馈。
• 来自 Vehave 跟踪和 ILA 数据的向量化洞察引导编译器重新调度和内存访问优化，以更好地利用大向量长度。
• 以 RISC-V FFT 的实证评估表明，增加向量长度和重构内存模式可以在不同阶段改变性能特征，且在 FPGA 跟踪中有所体现。
• 工具链支持跨平台二进制并提供细粒度的可观测项（指令轨迹、向量长度、硬件计数器），以推动 RTL 和编译器改进。

Figure 2: Connection between host server and VCU128 board: schematic view