[论文解读] Specification Test Compaction for Analog Circuits and MEMS

Sounil Biswas, Peng Li+3 more|arXiv (Cornell University)|Oct 25, 2007

VLSI and Analog Circuit Testing参考文献 3被引用 24

一句话总结

本文提出一种基于 e-SVM 的统计学习方法，用于压缩模拟电路与 MEMS 的规格测试，消除冗余测试，同时最小化缺陷漏检与良率损失。应用于运算放大器与 MEMS 加速度计时，该方法将测试次数减少 45%-55%，测试成本降低超过一半，缺陷漏检与良率损失均低于 1%。

ABSTRACT

Testing a non-digital integrated system against all of its specifications can be quite expensive due to the elaborate test application and measurement setup required. We propose to eliminate redundant tests by employing e-SVM based statistical learning. Application of the proposed methodology to an operational amplifier and a MEMS accelerometer reveal that redundant tests can be statistically identified from a complete set of specification-based tests with negligible error. Specifically, after eliminating five of eleven specification-based tests for an operational amplifier, the defect escape and yield loss is small at 0.6% and 0.9%, respectively. For the accelerometer, defect escape of 0.2% and yield loss of 0.1% occurs when the hot and colt tests are eliminated. For the accelerometer, this level of Compaction would reduce test cost by more than half.

研究动机与目标

• 解决由于复杂测试设置与大量基于规格的测试导致的模拟与 MEMS 电路测试成本过高的问题。
• 通过识别并消除冗余的规格测试，减少测试时间与成本，同时显著降低缺陷漏检与良率损失。
• 开发一种统计学习框架，实现对非数字集成电路系统的可靠测试压缩。
• 在真实世界的模拟与 MEMS 器件上验证该方法，以证明其实际适用性与成本节约效果。
• 通过保持压缩后缺陷漏检与良率损失极低，确保对测试质量的最小影响。

提出的方法

• 采用 e-SVM（增强支持向量机）进行统计学习，以建立规格测试之间的关系模型。
• 利用历史测试数据训练 e-SVM 模型，基于相关性与故障模式预测测试冗余。
• 识别并移除对故障检测能力贡献最小的测试。
• 对完整的基于规格的测试集应用压缩过程，仅保留最具信息量的测试。
• 通过缺陷检测与良率分析验证压缩后测试集的可靠性。
• 使用统计置信区间，确保压缩过程维持可接受的故障覆盖率。

实验结果

研究问题

• RQ1 能否通过统计学习可靠地识别模拟与 MEMS 电路中的冗余规格测试？
• RQ2 在保持可接受的缺陷检测能力与良率的前提下，测试压缩能在多大程度上降低测试成本？
• RQ3 与传统测试选择方法相比，基于 e-SVM 的方法在故障覆盖率与误报率方面表现如何？
• RQ4 在缺陷漏检或良率损失超过可接受阈值之前，最多可移除多少测试？
• RQ5 该方法是否可推广至不同类型的模拟与 MEMS 器件？

主要发现

• 对于运算放大器，从 11 项规格测试中移除 5 项，使测试成本降低约 45%，缺陷漏检率仅 0.6%，良率损失为 0.9%。
• 对于 MEMS 加速度计，移除高温与低温测试后，测试成本降低超过 50%，缺陷漏检率为 0.2%，良率损失为 0.1%。
• 基于 e-SVM 的压缩方法成功识别出冗余测试，对故障检测能力的影响可忽略不计。
• 压缩过程保持了高水平的测试质量，两个测试案例中缺陷漏检与良率损失率均极低。
• 结果表明，可在不损害模拟与 MEMS 系统测试有效性的前提下，实现显著的测试成本降低。
• 该方法具备可扩展性，适用于多种类型的模拟与 MEMS 器件，已在真实电路中得到验证。