[论文解读] Static extraction of memory access profiles for multi-core interference analysis of real-time tasks

Thomas Carle, Hugues Cassé|arXiv (Cornell University)|Mar 31, 2021

Real-Time Systems Scheduling参考文献 14被引用 4

一句话总结

本文提出了一种静态分析框架，通过孤立分析二进制代码，为运行在多核处理器上的实时任务提取最坏情况下的执行时间和内存访问配置文件。该框架通过生成抽象化的段序列和定时轨迹，实现精确的干扰感知最坏情况响应时间（WCRT）分析，可被现有的WCRT和实时演算后端系统使用，为多核实时系统提供一种安全、精确且可重用的输入处理管道。

ABSTRACT

We present a static analysis framework for real-time task systems running on multi-core processors. Our method analyzes tasks in isolation at the binary level and generates worst-case timing and memory access profiles. These profiles can then be combined to perform an interference analysis at the task system level, as part of a multi-core Worst-Case Response Time (WCRT) analysis. In this paper we introduce a formal description of the models and algorithmic building blocks composing our framework. We also discuss how the memory access profiles generated by our method could be used to feed existing state-of-the-art WCRT frameworks. To the best of our knowledge, it is the first time that a method is documented on how to produce sound, safe and precise inputs for interference analysis methods.

研究动机与目标

• 为解决多核实时系统中的定时干扰问题，其中共享内存总线在并行执行期间导致不可预测的延迟。
• 提供一种方法，生成安全、可靠且精确的最坏情况内存访问和时间配置文件，且无需修改源代码。
• 通过生成标准化的抽象输入（如段序列和定时轨迹），实现与现有WCRT分析框架的集成。
• 通过在二进制级别运行并进行最少的代码转换，支持遗留系统和商用现成（COTS）系统。
• 为最先进的WCRT和实时演算后端系统提供一种通用的输入生成处理管道，提升精度与可重用性。

提出的方法

• 该框架对实时任务进行静态二进制级别分析，以提取最坏情况下的执行轨迹，并通过带时间戳的指令对内存访问模式进行建模。
• 它应用形式化抽象过程，将低层次的轨迹转换为更高层次的段序列，每个段序列由持续时间与最坏情况下的内存访问次数表征。
• 该算法采用时间有序的分段处理方法，综合考虑访问持续时间与访问间隔时间，确保在重叠访问模式下仍能保留最坏情况行为。
• 它同时支持细粒度轨迹枚举与粗粒度段抽象，允许在精度与计算成本之间进行权衡。
• 该框架通过保守建模内存访问窗口与总线仲裁延迟，确保过度近似安全。
• 它通过提供与实时演算和多核响应时间分析中干扰模型兼容的输入，实现与现有WCRT后端系统的集成。

实验结果

研究问题

• RQ1 如何在最小假设条件下，从二进制代码中静态提取多核实时任务的最坏情况内存访问配置文件？
• RQ2 哪些形式化模型与抽象机制能够在保留时间与访问精度的同时，实现跨不同WCRT分析后端的可重用性？
• RQ3 如何利用生成的配置文件准确建模多核系统中共享内存总线引起的干扰？
• RQ4 在表示内存访问配置文件时，细粒度轨迹（trace-level）与粗粒度段（segment-level）之间的精度与效率权衡如何体现？
• RQ5 如何使该框架能够与现有WCRT和实时演算工具集成，而无需对其核心算法进行修改？

主要发现

• 该框架成功从二进制代码中生成了安全且精确的最坏情况内存访问与时间配置文件，使多核系统中的干扰建模更加准确。
• 将轨迹抽象为段序列可显著降低复杂度，同时保留最坏情况保证，使其适用于与现有WCRT后端系统的集成。
• 该方法同时支持细粒度轨迹枚举与粗粒度段抽象，提供了在精度与计算成本之间可调节的权衡机制。
• 生成的配置文件与最先进的WCRT分析框架兼容，包括基于实时演算和干扰公式的框架。
• 该方法可在商用现成（COTS）处理器上实现静态调度与响应时间分析，且无需修改源代码或硬件。
• 该框架为干扰感知分析提供了一条可重用、标准化的输入处理管道，填补了当前多核实时分析工具链中的关键空白。