[论文解读] Steep Slope MoS2 2D Transistors: Negative Capacitance and Negative Differential Resistance

Mengwei Si, Chun-Jung Su+9 more|arXiv (Cornell University)|Apr 23, 2017

Ferroelectric and Negative Capacitance Devices被引用 5

一句话总结

该论文展示了基于二维MoS2晶体管与铁电铪锆氧化物（HZO）栅介质的器件，通过利用负电容效应突破玻尔兹曼热离子极限，实现了室温下5.6 mV/dec的创纪录亚阈值摆幅和负微分电阻（NDR）。该器件结合了MoS2优异的静电调控能力与HZO的铁电特性，实现了超低功耗运行。

ABSTRACT

The so-called Boltzmann Tyranny (associated with the Boltzmann distribution of electrons) defines the fundamental thermionic limit of the subthreshold slope (SS) of a metal-oxide-semiconductor field-effect transistor (MOSFET) at 60 mV/dec at room temperature, which prohibits the decrease of the supply voltage and the power consumption. Adding a ferroelectric negative capacitor in the gate stack of a MOSFET is one of the promising solutions to break this thermionic limit. Meanwhile, 2-dimensional (2D) semiconductors, such as transition metal dichalcogenides (TMDs), due to its atomically thin layered channel, low dielectric constant, and ease of integration in a junctionless transistor topology, offer the best electrostatic control of the channel. Here, we combine these two advantages and demonstrate for the first time molybdenum disulfide (MoS2) 2D steep slope transistors using ferroelectric hafnium zirconium oxide (HZO) as part of the gate dielectric stack. These transistors exhibit extraordinary performance in both on-states and off-states, with maximum drain current of 510 {\mu}A/{\mu}m, minimum SS of 5.6 mV/dec. Negative differential resistance (NDR) was observed at room temperature on the MoS2 negative capacitance field-effect-transistors (NC-FETs) as the result of negative capacitance induced negative drain-induced-barrier-lowering (DIBL). High on-current induced self-heating effect was also observed and studied.

研究动机与目标

• 突破MOSFET中60 mV/dec的玻尔兹曼热离子极限，以实现更低功耗。
• 利用铁电HZO中的负电容效应增强静电调控并降低亚阈值摆幅。
• 利用MoS2的原子级薄、低介电常数沟道以实现优异的栅控能力和可扩展性。
• 在室温下实现具有负微分电阻（NDR）的陡峭摆幅晶体管，用于新型低功耗逻辑应用。

提出的方法

• 在基于MoS2的场效应晶体管中，将铁电铪锆氧化物（HZO）作为栅介质堆栈的一部分进行集成。
• 采用无结晶体管结构，利用原子级厚度的二维MoS2沟道以最大化静电控制。
• 利用HZO的负电容效应诱导负的漏致势垒降低（DIBL），从而实现亚热能亚阈值摆幅。
• 在室温条件下表征器件性能，重点关注亚阈值摆幅、导通电流和NDR行为。
• 分析高导通电流运行下在二维沟道中产生的自加热效应。

实验结果

研究问题

• RQ1 在室温下，HZO作为栅堆栈的一部分是否能够使MoS2二维晶体管实现低于60 mV/dec的亚阈值摆幅？
• RQ2 HZO中的负电容效应对MoS2 FET中的漏致势垒降低（DIBL）有何影响？
• RQ3 高导通电流对具有负电容的二维MoS2晶体管中的自加热效应有何影响？
• RQ4 是否能在室温下实验观测到MoS2负电容FET中的负微分电阻（NDR）？
• RQ5 MoS2的二维特性在负电容晶体管中在多大程度上增强了静电控制？

主要发现

• MoS2负电容FET在室温下实现了5.6 mV/dec的创纪录亚阈值摆幅，显著低于60 mV/dec的玻尔兹曼极限。
• 测得最大导通电流为510 μA/μm，表明器件在导通状态下具备强大的电流驱动能力。
• 由于负电容诱导的负DIBL效应，在室温下观测到了负微分电阻（NDR）。
• 高导通电流运行导致了可测量的自加热效应，该效应已通过实验研究，并与器件性能相关联。
• 将二维MoS2与铁电HZO集成，可实现一类新型超低功耗晶体管，具备陡峭开关特性和新颖的NDR行为。