[论文解读] Superconducting Through-Silicon Vias for Quantum Integrated Circuits

Mehrnoosh Vahidpour, William O’Brien+13 more|arXiv (Cornell University)|Aug 7, 2017

Semiconductor materials and devices参考文献 3被引用 32

一句话总结

本文提出了一种新型微纳加工工艺，用于制备铝涂层斜壁通孔（TSVs），并采用Parylene-C填充，实现通过电子束蒸发进行非 conformal 沉积。关键成果是在1.2 K以下实现零通孔间电阻，证实了超导性，并验证了该工艺在可扩展量子集成电路中的适用性。

ABSTRACT

We describe a microfabrication process for superconducting through-silicon vias appropriate for use in superconducting qubit quantum processors. With a sloped-wall via geometry, we can use non-conformal metal deposition methods such as electron-beam evaporation and sputtering, which reliably deposit high quality superconducting films. Via superconductivity is validated by demonstrating zero via-to-via resistance below the critical temperature of aluminum.

研究动机与目标

• 解决传统铜填充TSVs与超导量子比特不兼容的问题，包括微波损耗、欧姆加热及基底污染。
• 通过提供垂直互连结构，实现超导量子处理器中的三维集成，将信号传输至拼贴架构中的内部量子比特。
• 通过使用密集排列的超导TSVs抑制基底电磁模式，将基模频率提升至工作频带以上。
• 开发一种与高质量超导薄膜沉积及低温运行兼容的工艺，避免使用化学机械抛光（CMP）和介质阻挡层。

提出的方法

• 采用两步深反应离子刻蚀工艺（主通孔刻蚀和各向同性通孔刻蚀），形成具有10–20°倾角的斜壁通孔，实现非 conformal 金属沉积。
• 通过电子束蒸发沉积2.5 µm厚的铝膜，在通孔侧壁和背面形成超导衬层，确保厚度超过伦敦穿透深度。
• 使用PVD部分填充20 µm厚的Parylene-C，以提供结构支撑，避免使用化学机械抛光（CMP）。
• 采用临时氮氧化物膜保护背面，以实现缓冲HF蚀刻后的通孔显露。
• 在稀释制冷机中采用四点电阻测量装置，在亚开尔文温度下测试通孔对之间的电阻。
• 在原位Al封盖前，使用氩离子束铣削去除Al表面的自然氧化物，以确保良好的电接触。

实验结果

研究问题

• RQ1 能否在保持结构完整性和超导性能的前提下，利用电子束蒸发等非 conformal 沉积技术制备超导TSVs？
• RQ2 使用超导铝衬层替代常规金属填充，是否能消除量子电路中的微波损耗和欧姆加热？
• RQ3 通孔几何结构（斜壁）是否能实现可靠且高质量的超导薄膜沉积，而无需依赖 conformal 沉积方法？
• RQ4 密集排列的超导TSVs是否能有效抑制大规模量子芯片中基底的电磁模式？
• RQ5 所制备的TSVs是否能在铝的临界温度以下表现出零电阻，从而证实其超导行为？

主要发现

• 所制备的超导TSVs在1.2 K以下表现出零通孔间电阻，证实了铝的超导转变，验证了该工艺的可行性。
• 四点电阻测量显示，在1.2 K以下电阻出现急剧下降至零，与铝的预期临界温度一致。
• 由于10–20°的斜壁通孔结构，该工艺实现了通过电子束蒸发进行非 conformal 铝沉积，而垂直通孔的 conformal 沉积则无法实现此效果。
• 2.5 µm厚的铝膜在倾角超过10°的侧壁上最小厚度达250 nm，超过铝的伦敦穿透深度（约50 nm），实现有效屏蔽。
• 20 µm厚的Parylene-C填充提供机械支撑，避免使用化学机械抛光，降低污染风险。
• 通孔对的临界电流下限为100 µA，表明通孔之间具有强健的超导耦合。