[论文解读] Suppressing quantum errors by scaling a surface code logical qubit

Rajeev Acharya, I. L. Aleǐner+155 more|arXiv (Cornell University)|Jul 13, 2022

Quantum Computing Algorithms and Architecture被引用 60

一句话总结

该论文在72-qubit超导器件上对距离-5表面码逻辑量子比特的放大实验，结果在平均距离-3逻辑量子比的基础上略有优势，并对错误来源和解码进行了表征，以预测走向算法级逻辑错误率。

ABSTRACT

Practical quantum computing will require error rates that are well below what is achievable with physical qubits. Quantum error correction offers a path to algorithmically-relevant error rates by encoding logical qubits within many physical qubits, where increasing the number of physical qubits enhances protection against physical errors. However, introducing more qubits also increases the number of error sources, so the density of errors must be sufficiently low in order for logical performance to improve with increasing code size. Here, we report the measurement of logical qubit performance scaling across multiple code sizes, and demonstrate that our system of superconducting qubits has sufficient performance to overcome the additional errors from increasing qubit number. We find our distance-5 surface code logical qubit modestly outperforms an ensemble of distance-3 logical qubits on average, both in terms of logical error probability over 25 cycles and logical error per cycle ($2.914\%\pm 0.016\%$ compared to $3.028\%\pm 0.023\%$). To investigate damaging, low-probability error sources, we run a distance-25 repetition code and observe a $1.7 imes10^{-6}$ logical error per round floor set by a single high-energy event ($1.6 imes10^{-7}$ when excluding this event). We are able to accurately model our experiment, and from this model we can extract error budgets that highlight the biggest challenges for future systems. These results mark the first experimental demonstration where quantum error correction begins to improve performance with increasing qubit number, illuminating the path to reaching the logical error rates required for computation.

研究动机与目标

• 在具有有限噪声的真实器件中，提升表面码距离是否能降低逻辑错误率的动机与测试。
• 在72-qubit超导器件上实现距离-5表面码，并与平均的距离-3子码进行比较。
• 通过探测器、相关性和模拟来表征物理错误分布，以构建扩展的错误预算。
• 评估解码方法并量化跨越多次纠错循环的逻辑错误概率。

提出的方法

• 在72-qubit设备中的49-qubit子集内实现距离-5表面码（25个数据量子比特，24个测量量子比特）。
• 同时进行稳定子测量（X和Z），with CZ与Hadamard序列，并在空闲时期加入动态解耦。
• 使用Pauli基的仿真和增强的Pauli+模型以与实验探测事件概率比较。
• 应用belief-matching和tensor-network解码器以推断可能的错误配置并确定逻辑错误。
• 测量逻辑保真度并对3–25个循环内逻辑错误的指数衰减进行拟合。
• 分析探测事件相关性以识别主导错误机制和泄漏效应。

实验结果

研究问题

• RQ1 在真实的超导量子比特器件中，将代码距离从3增加到5是否会降低逻辑错误率？
• RQ2 随着代码尺寸的增长，哪些是限制逻辑错误抑制的主导物理错误源？
• RQ3 解码器（belief-matching和tensor-network）是否能够从探测数据中准确推断错误以预测逻辑结果？
• RQ4 泄漏和外部相互作用如何影响扩展，以及是否可以减轻以改善扩展行为？
• RQ5 错误预算对实现算法级相关逻辑错误率的路径给出何种指示？

主要发现

• 距离-5码在25个循环内的逻辑错误概率pL低于距离-3码的平均值（pL基准量化: 2.914% ±0.016% vs 3.028% ±0.023%）。
• 逻辑保真度随循环数呈近似指数衰减，得到每循环ε5为2.914%且每循环ε3平均为3.028%（使用替代解码器时ε5≈3.056%和ε3≈3.118%）。
• 在距离25的重复码扩展下，未经过选择的每轮逻辑错误为1.7×10^-6，在移除一个高能事件后为1.6×10^-7。
• Pauli+仿真比仅Pauli更好地捕捉实验探测相关性，表明泄漏和外部相互作用对探测对造成了意外影响。
• 错误预算分析将CZ错误和测量与重置过程中的数据量子比退相干性确认为对剩余逻辑错误的主导贡献。
• 距离-5码在器件逐步改进中提升速度快于距离-3，验证了更大距离保护的定性扩展收益。