[论文解读] Taming Weak Memory Models

Sizhuo Zhang, Arvind Arvind+1 more|arXiv (Cornell University)|Jun 17, 2016

Parallel Computing and Optimization Techniques参考文献 44被引用 3

一句话总结

本文提出WMM，一种基于即时指令执行（I²E）框架的简化弱内存模型，通过负载值推测消除依赖性强制，使其在保持高效的同时更加简洁。进一步提出WMM-D以实现精确的数据依赖排序，以及WMM-S以建模写穿缓存中的非原子多副本存储，表明仅使用写回缓存即可满足性能需求，无需引入复杂模型。

ABSTRACT

Speculative techniques in microarchitectures relax various dependencies in programs, which contributes to the complexity of (weak) memory models. We show using WMM, a new weak memory model, that the model becomes simpler if it includes load-value speculation and thus, does not enforce any dependency! However, in the absence of good value-prediction techniques, a programmer may end up paying a price for the extra fences. Thus, we also present WMM-D, which enforces the dependencies captured by the current microarchitectures. WMM-D is still much simpler than other existing models. We also show that non-atomic multi-copy stores arise as a result of sharing write-through caches. We think restricting microarchitectures to write-back caches (and thus simpler weak memory models) will not incur any performance penalty. Nevertheless, we present WMM-S, another extension to WMM, which could model the effects of non-atomic multi-copy stores. WMM, WMM-D, and WMM-S are all defined using Instantaneous Instruction Execution (I^2E), a new way of describing memory models without explicit reordering or speculative execution.

研究动机与目标

• 解决现有弱内存模型（如Power和ARM）中存在的复杂性与模糊性，其根源在于非原子多副本存储和推测执行。
• 解决缺乏精确、简洁且可实现的内存模型定义的问题，这些定义需与高级语言语义兼容。
• 开发一种形式化框架，实现清晰、无歧义且高效的内存模型规范，而无需依赖复杂的公理或操作模型。
• 证明将微架构限制为写回缓存可消除对非原子存储复杂建模的需求，从而简化内存模型。
• 提供从高级语言原语到内存指令和屏障的系统性映射，支持并发编程中的高效编译与推理。

提出的方法

• 引入即时指令执行（I²E）框架，将内存系统建模为具有原子处理器和可配置缓冲区的单体多端口内存，以表示依赖关系与推测行为。
• 在I²E框架内定义WMM作为弱内存模型，通过负载值推测消除依赖性强制，从而在无需显式重排序或推测执行规则的情况下实现更简洁的行为。
• 通过缓冲区约束强制执行数据依赖排序，将WMM扩展为WMM-D，在保持简洁的同时准确捕获关键排序语义。
• 通过扩展WMM以支持存储缓冲区复制和一致性排序检查，构建WMM-S，模拟写穿缓存行为，从而建模非原子多副本存储。
• 使用小测试程序验证WMM、WMM-D和WMM-S，证明其对WWC和IRIW等已知模式的行为正确性。
• 通过存储复制传播与失效机制强制实现全局排序，证明WMM-S中的Commit屏障具有累积全局效应，其行为类似于Power的sync和ARM的dmb。

实验结果

研究问题

• RQ1 微架构中的哪些特性导致了现有弱内存模型（如Power和ARM）的复杂性？
• RQ2 为何现有内存模型形式化（如RC和RMO）存在不精确或过度限制的问题？如何加以修正？
• RQ3 能否设计一种既简洁又高效的内存模型，同时支持现代硬件优化与高级语言抽象？
• RQ4 在多大程度上，使用写回缓存可消除对非原子多副本存储复杂建模的需求？
• RQ5 形式化框架（如I²E）如何实现无歧义、最小化且可扩展的内存模型定义？

主要发现

• Power和ARM中的非原子多副本存储源于共享写穿缓存；若限制为写回缓存，则可消除此类复杂性，且不带来性能损失。
• 基于I²E框架并采用负载值推测的WMM，通过消除依赖性强制，显著简化了内存模型，实现了清晰且精确的定义。
• WMM-D在保持简洁的同时精确捕获了数据依赖排序，且与现有硬件兼容，具备立即部署的潜力。
• WMM-S通过存储缓冲区复制与一致性检查机制，准确建模了非原子多副本存储，正确重现了写穿缓存系统的行为。
• WMM-S中的Commit屏障具有累积全局效应，其行为类似于Power的sync和ARM的dmb，通过确保所有存储副本在后续操作前可见来实现。
• 小测试程序验证表明，WMM-S允许WWC和IRIW等行为，而这些行为在WMM中被禁止，证明其能准确建模真实世界写穿缓存效应。