[论文解读] Testable Designs of Toffoli Fredkin Reversible Circuits

Hari Mohan Gaur, Ashutosh Kumar Singh+1 more|arXiv (Cornell University)|Aug 17, 2021

Quantum Computing Algorithms and Architecture参考文献 22被引用 4

一句话总结

本文提出了一套新颖的可测试性设计方法，用于 Toffoli、Fredkin 及混合 Toffoli-Fredkin 可逆电路，采用 MCT、MCF 和 MCTF 门，整合内置可测试性与电路修改技术，以最小化测试开销。该方法在故障覆盖方面最高可达 75%，门成本最高降低 60%，在成本指标与可测试性效率方面显著优于现有最先进方法。

ABSTRACT

Loss of every bit in traditional logic circuits involves dissipation of power in the form of heat that evolve to the environment. Reversible logic is one of the alternatives that have capabilities to mitigate this dissipation by preventing the loss of bits. It also have the potential to broaden the horizon of futuristic reckon with its applications to quantum computation. Application of testing strategies to the logic circuits is a necessity that guarantees their true functioning where the researchers are at par with solutions for the upcoming challenges and agreements for reversible logic circuits. Novel methods of designing Toffoli, Fredkin and mixed Toffoli-Fredkin gates based reversible circuits for testability are put fourth in this article. The proposed designs are independent of the implementation techniques and can be brought into real hardware devices after obtaining a stable fabrication environment. The experimentation for the proposed models are performed on RCViewer and RevKit tools to verify the functionality and computation of cost metrics. Fault simulations are carried out using C++ and Java to calculate fault coverage in respective methodologies. The results confirmed that all the presented work outperforms existing state-of-art approaches.

研究动机与目标

• 通过利用可逆逻辑实现近零能耗计算，应对纳米尺度 CMOS 电路中日益严峻的功耗损耗与过热问题。
• 通过内置可测试性与高效电路修改技术，降低可逆电路的测试开销，减少测试数据量与硬件成本。
• 为关键数据通路元件（DPEs）如全加器、超前进位加法器与乘法器，开发可扩展的可测试性设计，优化成本指标。
• 建立全面的可逆电路在线与离线测试框架，采用新型故障检测技术。
• 实现可测试性在综合算法中的集成，减少对外部测试的依赖，降低设计复杂度。

提出的方法

• 提出基于多重受控 Toffoli（MCT）、多重受控 Fredkin（MCF）及混合 MCTF 门的新型设计方法，具备内在可测试性，可检测单一位固定故障。
• 引入电路修改技术，提升故障检测能力，同时不增加设计复杂度或测试数据量。
• 采用通用测试集与确定性测试模式生成方法，确保所有所提设计均实现完整故障覆盖。
• 利用 RCViewer 与 RevKit 工具进行功能验证及成本度量计算（门成本、垃圾输出、量子成本）。
• 通过 C++ 与 Java 进行故障仿真，评估基准电路中的故障覆盖与测试效率。
• 将该框架应用于设计可测试性数据通路元件，包括全加器、超前进位加法器与乘法器，性能在 4–64 位电路上进行评估。

实验结果

研究问题

• RQ1 如何在 MCT、MCF 与 MCTF 可逆电路中有效集成内置可测试性，同时对设计成本影响最小？
• RQ2 哪些电路修改技术可在保持高故障覆盖的前提下减少测试数据量？
• RQ3 与现有最先进方法相比，所提方法在门成本、垃圾输出与量子成本方面可实现多大程度的降低？
• RQ4 所提可测试性 DPE（如 FA、RCA、MUL）在多种基准配置中是否可实现显著的成本降低？
• RQ5 所提测试方法在实现可逆电路中单一位固定故障的完整故障覆盖方面，效果如何？

主要发现

• 所提可测试性设计在 MCTF 基方法中最高实现 75% 故障覆盖，MCT 方法为 61%，MCF 方法为 49%，所有故障模型下均实现完整覆盖。
• 与近期文献相比，所提 ALU 架构的门成本最高降低 60%，乘法器电路降低 44%。
• 基于 MCT 的离线测试方法使成本度量最高降低 44%，而基于 MCF 的方法在成本指标上实现 100% 降低。
• 全加器（FA）设计在所有指标上平均降低成本 11%，而超前进位加法器（RCA）实现 12% 的成本降低。
• 所提框架通过在设计阶段嵌入可测试性，消除了额外硬件与测试时间，显著降低测试开销。
• 结果表明，在所有成本指标上均显著优于先前工作，可逆电路的可测试性与效率实现显著提升。