[论文解读] The Analog Front-end for the LGAD Based Precision Timing Application in CMS ETL

Quan Sun, S. Dogra+21 more|arXiv (Cornell University)|Dec 28, 2020

Particle Detector Development and Performance参考文献 9被引用 6

一句话总结

本文介绍了ETROC0，这是首个用于CMS端盖时间层（ETL）的65 nm CMOS微型ASIC原型，具备为低增益雪崩二极管（LGADs）优化的模拟前端，包含前置放大器和判别器级。该设计旨在实现每 hit 40–50 ps 的时间分辨率，束流测试显示，前置放大器波形的时间分辨率为33 ps，判别器脉冲为41 ps，且在经历100 MRad总电离剂量后性能无退化。

ABSTRACT

The analog front-end for the Low Gain Avalanche Detector (LGAD) based precision timing application in the CMS Endcap Timing Layer (ETL) has been prototyped in a 65 nm CMOS mini-ASIC named ETROC0. Serving as the very first prototype of ETL readout chip (ETROC), ETROC0 aims to study and demonstrate the performance of the analog frontend, with the goal to achieve 40 to 50 ps time resolution per hit with LGAD (therefore reach about 30ps per track with two detector-layer hits per track). ETROC0 consists of preamplifier and discriminator stages, which amplifies the LGAD signal and generates digital pulses containing time of arrival and time over threshold information. This paper will focus on the design considerations that lead to the ETROC front-end architecture choice, the key design features of the building blocks, the methodology of using the LGAD simulation data to evaluate and optimize the front-end design. The ETROC0 prototype chips have been extensively tested using charge injection and the measured performance agrees well with simulation. The initial beam test results are also presented, with time resolution of around 33 ps observed from the preamplifier waveform analysis and around 41 ps from the discriminator pulses analysis. A subset of ETROC0 chips have also been tested to a total ionizing dose of 100 MRad with X-ray and no performance degradation been observed.

研究动机与目标

• 为HL-LHC中的CMS端盖时间层（ETL）开发一种低功耗、抗辐射的LGAD基高精度时间测量模拟前端。
• 实现每 hit 低于50 ps 的时间分辨率，以支持双层 hit 下30–35 ps 的轨迹级时间分辨率。
• 确保在高辐射环境下，包括高达100 MRad总电离剂量时，前端性能保持稳定。
• 在束流测试前，利用LGAD仿真数据和电荷注入测试验证设计。
• 为下一代ETROC1芯片（集成TDC并具备完整信号链评估）奠定基础。

提出的方法

• 在65 nm CMOS工艺中设计前置放大器和判别器架构，以放大LGAD信号并生成时间触发（TOA）和时间过阈值（TOT）数字脉冲。
• 利用LGAD仿真数据建模信号响应，并优化前端设计以提升时间分辨率和信号保真度。
• 采用TOT信息进行时间走漂校正，以提高TOA精度。
• 通过电荷注入测试验证不同偏置和电源模式下的时间性能与功耗。
• 在费米国家加速器实验室进行束流测试，利用前沿时间提取方法（CFD）从前置放大器波形中测量实际时间分辨率。
• 通过X射线进行总电离剂量（TID）测试，评估模拟前端的抗辐射能力。

实验结果

研究问题

• RQ1 在高流强、高辐射环境下，65 nm CMOS模拟前端与LGAD传感器接口时，能否实现每 hit 40–50 ps 的时间分辨率？
• RQ2 随着辐射剂量增加，前置放大器和判别器级的性能如何退化？在100 MRad剂量后是否仍能保持规格要求？
• RQ3 测试中使用的外部探测缓冲器在多大程度上影响了测量的时间性能？与真实前端响应相比如何？
• RQ4 基于仿真的设计方法在束流测试中对实际性能的预测能力如何？
• RQ5 ETROC0的前端设计能否在下一代ETROC1芯片中直接复用，该芯片集成了TDC并具备完整的信号链评估？

主要发现

• ETROC0原型通过恒 fraction 时间提取法分析前置放大器波形，实现了33 ps的时间分辨率，表明信号保真度高且抖动低。
• 经TOT时间走漂校正后，判别器输出的时间分辨率为41 ps，略低于仿真预期，但仍处于设计目标范围内。
• 实测时间性能和功耗（每通道低于3 mW）与仿真结果高度一致，验证了设计方法的有效性。
• ETROC0芯片在经历100 MRad总电离剂量后未观察到性能退化，证实其具有良好的抗辐射能力。
• ETROC0的前端设计已成功复用于下一代原型ETROC1，该芯片集成了TDC，可实现直接、无探测缓冲的时间测量。
• 束流测试结果证实，ETROC0的前端设计适用于CMS ETL中的高精度时间测量，后续将通过ETROC1的完整信号链进一步验证。