[论文解读] The New Embedded System Design Methodology For Improving Design Process Performance

Maman Abdurohman, Kuspriyanto+2 more|arXiv (Cornell University)|May 6, 2010

Embedded Systems Design Techniques参考文献 2被引用 5

一句话总结

本文提出了一种基于事务级建模（TLM）的新嵌入式系统设计方法，通过在更高抽象层次上建模，相较于传统的寄存器传输级（RTL）建模，显著提升了设计流程性能。通过在TLM中抽象设计，作者实现了设计时间的显著缩短——在使用Avalon总线的五层系统中，最高可提升1.69倍，证明了在保持精度的同时，能够实现更快、更高效的硬件设计。

ABSTRACT

Time-to-market pressure and productivity gap force vendors and researchers to improve embedded system design methodology. Current used design method, Register Transfer Level (RTL), is no longer be adequate to comply with embedded system design necessity. It needs a new methodology for facing the lack of RTL. In this paper, a new methodology of hardware embedded system modeling process is designed for improving design process performance using Transaction Level Modeling (TLM). TLM is a higher abstraction design concept model above RTL model. Parameters measured include design process time and accuracy of design. For implementing RTL model used Avalon and Wishbone buses, both are System on Chip bus. Performance improvement measured by comparing TLM and RTL model process. The experiment results show performance improvements for Avalon RTL using new design methodology are 1,03 for 3-tiers, 1,47 for 4-tiers and 1,69 for 5-tiers. Performance improvements for Wishbone RTL are 1,12 for 3-tiers, 1,17 for 4-tiers and 1,34 for 5-tiers. These results show the trend of design process improvement.

研究动机与目标

• 应对嵌入式系统开发中日益增长的上市时间压力与生产力差距。
• 克服传统寄存器传输级（RTL）建模在应对现代嵌入式系统设计需求时的局限性。
• 开发一种通过更高抽象层次提升设计流程性能的新设计方法。
• 通过标准片上系统（SoC）总线，评估新方法相较于传统RTL设计的性能提升。
• 证明TLM在显著缩短设计时间的同时，仍能保持设计精度的有效性。

提出的方法

• 提出一种基于事务级建模（TLM）的新嵌入式系统设计方法，该方法位于RTL之上的更高抽象层次。
• 使用两种标准片上系统（SoC）总线（Avalon和Wishbone）实现基于TLM的设计。
• 利用TLM在事务级别对组件之间的通信和数据传输进行建模，从而降低底层实现的复杂性。
• 在3层、4层和5层系统架构中，使用相同系统配置，对比TLM与RTL模型的设计流程性能。
• 通过设计时间减少量来衡量性能提升，结果以RTL基线进行归一化处理。
• 在Avalon和Wishbone总线实现上均进行实验，以验证不同总线标准下结果的一致性。

实验结果

研究问题

• RQ1 与传统RTL建模相比，基于TLM的设计在多大程度上减少了设计时间？
• RQ2 TLM的性能提升如何随系统复杂度的增加而变化（例如，3层系统与5层系统）？
• RQ3 所选SoC总线（Avalon与Wishbone）是否会影响TLM方法带来的性能增益？
• RQ4 TLM能否在显著提升设计流程效率的同时保持设计精度？
• RQ5 基于TLM的方法在不同嵌入式系统架构中是否具有可扩展性和有效性？

主要发现

• 对于使用Avalon总线的五层系统，新提出的基于TLM的方法相较于RTL，将设计流程性能提升了1.69倍。
• 在Wishbone总线中，五层系统的性能提升达到1.34倍，显示出良好的可扩展性。
• 该方法在系统复杂度增加时表现出明显的性能增益提升趋势，尤其在Avalon架构设计中更为显著。
• 设计时间的减少在复杂系统中最为显著，4层Avalon系统提升了1.47倍，4层Wishbone系统提升了1.17倍。
• 结果证实，基于TLM的建模能有效缩短设计时间，同时保持设计精度，适用于对时间敏感的嵌入式系统开发。
• 该方法在加速架构探索与验证方面展现出巨大潜力，有助于显著缩短嵌入式系统的上市时间。