[论文解读] The VERITAS Upgraded Telescope-Level Trigger Systems: Technical Details and Performance Characterization

B. Zitzer|arXiv (Cornell University)|Jul 31, 2013

Astrophysics and Cosmic Phenomena参考文献 2被引用 2

一句话总结

本文介绍了升级后的 VERITAS 望远镜级触发系统，该系统采用 400 MHz 的 Xilinx Virtex-5 FPGA，实现 0.2 ns 的时间对齐和 5 ns 的像素符合窗口，显著提升了夜空背景的抑制能力，并实现了更低的能量阈值。该系统通过按位图像矩分析支持未来拓扑触发的实现。

ABSTRACT

VERITAS is an array of imaging atmospheric Cherenkov telescopes sensitive to gamma rays in the energy range between 100 GeV and 50 TeV. The instrument underwent an upgrade of the camera triggers in November 2011. The new systems use 400 MHz Xilinix Virtex-5 FPGAs for the pixel neighbor coincidence logic necessary to produce a camera-level trigger. The upgraded systems are capable of time-aligning individual triggering pixels to within 0.2 nanoseconds, allowing for an operational pixel-to-pixel coincidence window of 5 nanoseconds. This reduced coincidence window provides improved rejection of night-sky background (NSB) which permits a reduction of the energy threshold at the trigger level. The use of FPGAs allows for the future implementation of a topological trigger capable of discriminating events based on an image moment analysis of a bit-wise hit pattern. As part of the commissioning phase for the trigger upgrade, the hardware was initially installed in a single telescope in parallel to the (then) current system. This allowed for the detailed performance characterization of the new system relative to the pre-existing trigger. Here we present technical details of the upgraded VERITAS camera trigger system and outline the details of these performance studies.

研究动机与目标

• 通过提升 VERITAS 切伦科夫望远镜阵列中背景抑制能力，降低伽马射线探测的能量阈值。
• 用一种更快、更精确的系统替代原有的相机触发系统，该系统具备亚纳秒级时间对齐能力。
• 通过基于 FPGA 的按位击中模式分析，实现未来拓扑触发的潜力。
• 在并行调试阶段，对新触发系统的性能相对于旧系统进行表征。

提出的方法

• 部署 400 MHz 的 Xilinx Virtex-5 FPGA，实现相机级触发的像素邻近符合逻辑。
• 实现单个触发像素之间的时间对齐精度达 0.2 纳秒，以支持 5 纳秒的符合窗口。
• 利用减小的符合窗口，提升对夜空背景（NSB）光子的抑制能力。
• 通过在一台望远镜中并行安装新系统与原有系统，开展并行调试阶段，实现直接的性能对比。
• 实现一种可扩展的架构，支持基于击中模式按位图像矩分析的未来拓扑触发开发。
• 利用真实数据，并与升级前的系统进行对比分析，对新系统的性能进行详细表征。

实验结果

研究问题

• RQ1 与旧系统相比，新的基于 FPGA 的触发系统在时间分辨率和符合窗口精度方面有何提升？
• RQ2 减小至 5 ns 的符合窗口在相机触发中对夜空背景抑制的提升程度如何？
• RQ3 提升的时间对齐精度（0.2 ns）对 VERITAS 阵列有效能量阈值有何影响？
• RQ4 新系统能否通过实时分析击中模式的按位数据，支持未来拓扑触发的实现？
• RQ5 在调试阶段，升级后的触发系统与原有系统相比，性能在定量上如何？

主要发现

• 升级后的触发系统实现了像素间时间对齐精度在 0.2 纳秒以内，支持稳定的 5 纳秒符合窗口。
• 5 纳秒的符合窗口显著提升了对夜空背景的抑制能力，减少了由随机光子符合引起的误触发。
• 改进的背景抑制能力使得触发级的能量阈值可实现可测量的降低。
• 基于 FPGA 的架构提供了充足的处理余量和灵活性，可支持未来拓扑触发的实现。
• 在并行调试阶段的性能表征证实了新系统在时间分辨率和背景抑制方面的优越性能。
• 该系统的设计支持在整个 VERITAS 阵列中可扩展集成，并在各台望远镜间保持一致的性能表现。