[论文解读] Threats on Logic Locking: A Decade Later

Kimia Zamiri Azar, Hadi Mardani Kamali+2 more|arXiv (Cornell University)|May 15, 2019

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 28被引用 9

一句话总结

本文对过去十年逻辑混淆技术的研究进行了全面的、以攻击者为中心的回顾，分析了针对混淆方案的攻击演变，特别是SAT、SMT和旁路型攻击。研究发现，结合SAT难解性和传统混淆技术的复合防御机制仍易受近似攻击和基于SMT的攻击影响。论文提出，未来安全方案必须通过深度递归DPLL结构实现SMT难解性，并达到高输出混淆度，如Full-Lock方法所展示的那样。

ABSTRACT

To reduce the cost of ICs and to meet the market's demand, a considerable portion of manufacturing supply chain, including silicon fabrication, packaging and testing may be pushed offshore. Utilizing a global IC manufacturing supply chain, and inclusion of non-trusted parties in the supply chain has raised concerns over security and trust related challenges including those of overproduction, counterfeiting, IP piracy, and Hardware Trojans to name a few. To reduce the risk of IC manufacturing in an untrusted and globally distributed supply chain, the researchers have proposed various locking and obfuscation mechanisms for hiding the functionality of the ICs during the manufacturing, that requires the activation of the IP after fabrication using the key value(s) that is only known to the IP/IC owner. At the same time, many such proposed obfuscation and locking mechanisms are broken with attacks that exploit the inherent vulnerabilities in such solutions. The past decade of research in this area, has resulted in many such defense and attack solutions. In this paper, we review a decade of research on hardware obfuscation from an attacker perspective, elaborate on attack and defense lessons learned, and discuss future directions that could be exploited for building stronger defenses.

研究动机与目标

• 从攻击者的视角分析过去十年中逻辑混淆攻击的演变。
• 评估现有混淆方案对新兴攻击向量（如SAT、SMT和旁路攻击）的有效性。
• 识别当前防御机制的根本弱点，尤其是结合SAT难解性和传统混淆技术的复合方案。
• 提出逻辑混淆的新方向，实现SMT难解性与高输出混淆度，并抵抗近似攻击和结构型攻击。
• 引导未来研究设计对SAT/SMT求解器以及侧信道或结构型逆向工程技术均具备鲁棒性的混淆方案。

提出的方法

• 根据功能和时间线，将攻击分为四类：测试启发型、SAT型、后SAT型和基于SMT的攻击。
• 分析SAT攻击作为一项关键突破，推翻了早期混淆方案中的假设，特别是依赖关键门位置的方案。
• 评估SMT攻击作为一种通用平台，可实例化多种求解器作为SAT求解器的预处理、后处理或协同处理器。
• 提出Full-Lock方法，通过构建指数级深度的递归DPLL调用树来实现混淆，以增加SAT/SMT攻击的时间成本。
• 使用公式(1)建模攻击执行时间，其中总时间取决于DPLL迭代次数(N)和每次迭代的平均DPLL时间(T_DPLL^Avg)，M代表递归调用次数。
• 证明通过增加递归DPLL调用次数(M)，在面积开销可控的前提下，可使攻击在计算上不可行，同时保持高输出混淆度。

实验结果

研究问题

• RQ1 过去十年中，导致逻辑混淆方案被攻破的关键漏洞是什么？
• RQ2 尽管SAT难解混淆方案对SAT/SMT攻击具有高抵抗能力，为何仍易受旁路、FALL和移除攻击影响？
• RQ3 能否设计出具有高输出混淆度的SMT难解混淆方案，以同时抵抗SAT/SMT攻击和结构型攻击？
• RQ4 如何利用基于DPLL求解器的递归深度，以增加攻击的计算成本，而无需依赖更大的密钥空间？
• RQ5 结合SAT难解性和传统混淆技术的复合防御方案，在抵御现代近似攻击和SMT攻击方面存在哪些局限性？

主要发现

• FALL、旁路和SMT攻击的组合可攻破所有现有逻辑混淆解决方案，暴露出当前防御策略中的关键缺陷。
• SAT难解混淆方案输出混淆度低，尽管能抵抗SAT和SMT求解器，但仍易受旁路、FALL、移除和SPS攻击影响。
• 具有高输出混淆度的传统逻辑混淆方案因结构简单，易被SAT和SMT攻击破解。
• 结合SAT难解性和传统混淆技术的复合方案仍易受近似SAT和SMT攻击影响，尤其在密钥可移除或位翻转可能发生的情况下。
• Full-Lock方法通过构建深度递归的DPLL调用树，实现SMT难解性，使攻击时间随插入门数呈指数级增长，从而将计算成本提升至不可行水平。
• 公式(1)将SAT/SMT攻击时间建模为迭代次数(N)与每次迭代平均DPLL时间(T_DPLL^Avg)的乘积，其中M代表递归调用次数，表明增加M可使攻击在计算上不可行。