[论文解读] Threshold Voltage-Defined Switches for Programmable Gates

Anirudh Iyengar, Swaroop Ghosh|arXiv (Cornell University)|Dec 4, 2015

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 11被引用 12

一句话总结

本文提出基于阈值电压定义的开关，以实现可编程逻辑门，通过在逻辑和物理层面均进行掩蔽，从而抵抗逆向工程与知识产权盗用。利用晶体管阈值电压的工艺失配特性，该设计使单个门电路可作为多种逻辑类型（例如 NAND、XOR、BUF）运行，同时在额定电压下稳定工作，并满足标准可靠性约束。

ABSTRACT

Semiconductor supply chain is increasingly getting exposed to variety of security attacks such as Trojan insertion, cloning, counterfeiting, reverse engineering (RE), piracy of Intellectual Property (IP) or Integrated Circuit (IC) and side-channel analysis due to involvement of untrusted parties. In this paper, we propose transistor threshold voltage-defined switches to camouflage the logic gate both logically and physically to resist against RE and IP piracy. The proposed gate can function as NAND, AND, NOR, OR, XOR, XNOR, INV and BUF robustly using threshold-defined switches. The camouflaged design operates at nominal voltage and obeys conventional reliability limits. The proposed gate can also be used to personalize the design during manufacturing.

研究动机与目标

• 为应对半导体供应链中日益增长的威胁，包括知识产权盗用、克隆攻击和逆向工程。
• 开发一种硬件混淆技术，从逻辑和物理两方面对逻辑进行掩蔽，以抵抗逆向工程。
• 利用阈值电压定义的开关，使单个门电路可实现多种逻辑类型（例如 NAND、XOR、OR）。
• 保持与标准制造工艺和可靠性限制的兼容性。
• 在集成电路制造过程中支持设计个性化，同时不损害安全性或性能。

提出的方法

• 利用晶体管阈值电压的工艺诱导失配来定义开关行为，从而无需额外的控制逻辑。
• 设计一种基于阈值电压定义的晶体管的可重构门电路，可编程实现多种逻辑功能。
• 采用单一门结构，通过可配置的阈值电压，模拟八种不同的逻辑功能：NAND、AND、NOR、OR、XOR、XNOR、INV 和 BUF。
• 确保在额定电源电压下运行，并符合传统可靠性限制，从而与标准集成电路设计流程兼容。
• 将开关集成到标准 CMOS 制造工艺中，以保持可制造性和可扩展性。
• 利用阈值电压变化作为物理一次性可编程（OTP）机制，实现设计个性化与混淆。

实验结果

研究问题

• RQ1 如何仅通过晶体管阈值电压的变化，使逻辑门具备功能可重构性？
• RQ2 基于阈值电压定义的开关是否能提供足够的混淆效果，以抵抗逆向工程与知识产权盗用？
• RQ3 在单个门电路中，利用阈值电压定义的开关最多可实现多少种逻辑功能？
• RQ4 所提出的方法在标准工作条件下如何保持可靠性和性能？
• RQ5 该设计是否可用于集成电路制造过程中的混淆与个性化？

主要发现

• 所提出的门电路可稳健地实现八种不同的逻辑功能——NAND、AND、NOR、OR、XOR、XNOR、INV 和 BUF——仅依赖于阈值电压定义的开关。
• 该设计在额定电源电压下可靠运行，并符合传统可靠性约束，确保与标准集成电路制造工艺的兼容性。
• 通过利用工艺诱导的阈值电压失配，实现了物理和逻辑层面的掩蔽，显著增加了逆向工程的难度。
• 该方法通过阈值电压编程实现制造过程中的设计个性化，提升了安全性和可定制性。
• 该技术无需额外的控制线或复杂电路结构，降低了面积和功耗开销。
• 该方法与标准 CMOS 工艺兼容，支持可扩展性，并可无缝集成到现有设计流程中。