Skip to main content
QUICK REVIEW

[论文解读] Training a Fully Convolutional Neural Network to Route Integrated Circuits

Sambhav R. Jain, Kye Okabe|arXiv (Cornell University)|Jun 27, 2017
Advancements in Photolithography Techniques参考文献 17被引用 7
一句话总结

本文提出一种全卷积神经网络(FCN),通过预测多层金属走线和通孔位置,实现对集成电路布线网络的自动布线。该模型在包含50,000个版图的合成数据集上进行训练,遵循预设的设计规则,其在验证数据上的F₁分数达到92%,展现出强大的泛化能力,并隐式学习了诸如线网类别选择、正交性以及通孔布设等布线约束。

ABSTRACT

We present a deep, fully convolutional neural network that learns to route a circuit layout net with appropriate choice of metal tracks and wire class combinations. Inputs to the network are the encoded layouts containing spatial location of pins to be routed. After 15 fully convolutional stages followed by a score comparator, the network outputs 8 layout layers (corresponding to 4 route layers, 3 via layers and an identity-mapped pin layer) which are then decoded to obtain the routed layouts. We formulate this as a binary segmentation problem on a per-pixel per-layer basis, where the network is trained to correctly classify pixels in each layout layer to be 'on' or 'off'. To demonstrate learnability of layout design rules, we train the network on a dataset of 50,000 train and 10,000 validation samples that we generate based on certain pre-defined layout constraints. Precision, recall and $F_1$ score metrics are used to track the training progress. Our network achieves $F_1\approx97\%$ on the train set and $F_1\approx92\%$ on the validation set. We use PyTorch for implementing our model. Code is made publicly available at https://github.com/sjain-stanford/deep-route .

研究动机与目标

  • 探究深度学习模型是否能够隐式学习集成电路布线的复杂版图设计规则。
  • 开发一种全卷积架构,将引脚位置映射为多层布线版图,同时最小化架构偏差。
  • 评估模型在不同网络配置下泛化的能力,并在设计规则约束下保持布线质量。
  • 证明端到端在基于规则的合成版图上进行训练,可使网络在无需显式算法布线逻辑的情况下学习最优布线策略。

提出的方法

  • 该模型使用15阶段的全卷积网络(FCN)处理编码后的版图输入,表示引脚位置和设计约束。
  • 输入以每像素、每层的二值表示形式编码,涵盖四层金属层和三层通孔层的引脚与潜在走线路径。
  • FCN输出8层二值预测,解码为可视化RGB版图,用于与真实版图对比。
  • 评分比较层将原始FCN输出转换为每层的离散布线决策,确保与布线语义一致。
  • 网络使用二元交叉熵损失进行训练,并以精确率、召回率和F₁分数作为评估指标。
  • 训练数据通过预设的版图约束生成,包括线网类别选择、走线可用性及通孔布设规则。

实验结果

研究问题

  • RQ1全卷积神经网络能否在尊重复杂设计规则的前提下,实现对集成电路版图中单个网络的布线?
  • RQ2该网络在合成训练数据上学习后,能在具有相似约束的未见验证版图上实现多大程度的泛化?
  • RQ3该模型是否能在未显式编程规则的情况下,隐式学习到最优布线策略,如线网类别选择和通孔布设?
  • RQ4该模型在引脚数量和复杂度增加的版图上表现如何?

主要发现

  • 在训练集上,模型的F₁分数约为97%,表明其在已见数据上具有强大的学习能力。
  • 在验证集上,模型的F₁分数约为92%,表现出良好的泛化能力,仅比训练性能低约5%。
  • 该网络成功学习到为不同引脚对分配合适的线网类别(例如,M₃用于垂直走线,M₄用于水平走线),并在层间交点处正确放置通孔。
  • 模型学习到对引脚间距较近的情况使用较低金属层(M₃–M₄),对间距较远的引脚则使用较高金属层(M₅–M₆)。
  • 模型通过选择最优分支和支路配置实现自适应布线,例如在对称引脚布局中更倾向于使用水平分支。
  • 随着引脚数量增加,错误率上升,表明更复杂的配置可能需要更大或更多样化的训练数据。

更好的研究,从现在开始

从阅读论文到最终审阅,大幅缩短您的研究时间。

无需绑定信用卡

本解读由 AI 生成,并经人工编辑审核。