[论文解读] Tunable Doping and Mobility Enhancement in 2D Channel Field-Effect Transistors via Damage-Free Atomic Layer Deposition of AlOX Dielectrics

Ardeshir Esteki, Sarah Riazimehr+15 more|arXiv (Cornell University)|Jan 1, 2024

Semiconductor materials and devices被引用 1

一句话总结

本论文提出了一种无损伤的等离子体增强原子层沉积（PEALD）工艺，用于在二维材料上沉积非化学计量比的AlOX电介质，实现了石墨烯和MoS2场效应晶体管中可调掺杂与载流子迁移率的提升。通过精确控制电介质厚度，该方法实现了狄拉克电压和阈值电压的系统性调控，同时在采用AlOX/Al2O3多层结构的顶栅MoS2 FET中实现了7 MV/cm的记录击穿场强。

ABSTRACT

Two-dimensional materials (2DMs) have been widely investigated because of their potential for heterogeneous integration with modern electronics. However, several major challenges remain, such as the deposition of high-quality dielectrics on 2DMs and the tuning of the 2DM doping levels. Here, we report a scalable plasma-enhanced atomic layer deposition (PEALD) process for direct deposition of a nonstoichiometric aluminum oxide (AlOX) dielectric, overcoming the damage issues associated with conventional methods. Furthermore, we control the thickness of the dielectric layer to systematically tune the doping level of 2DMs. The experimental results demonstrate successful deposition without detectable damage, as confirmed by Raman spectroscopy and electrical measurements. Our method enables tuning of the Dirac and threshold voltages of back-gated graphene and MoS${_2}$ field-effect transistors (FETs), respectively, while also increasing the charge carrier mobility in both device types. We further demonstrate the method in top-gated MoS${_2}$ FETs with double-stack dielectric layers (AlOX+Al${_2}$O${_3}$), achieving critical breakdown field strengths of 7 MV/cm and improved mobility compared with the back gate configuration. In summary, we present a PEALD process that offers a scalable and low-damage solution for dielectric deposition on 2DMs, opening new possibilities for precise tuning of device characteristics in heterogeneous electronic circuits.

研究动机与目标

• 为克服在石墨烯和MoS2等二维材料上高κ电介质沉积过程中等离子体引起的损伤挑战。
• 通过电介质厚度调控实现二维沟道材料的可扩展、可控掺杂，无需外加帽层。
• 在保持高电介质质量和低漏电流的前提下，提升二维FET中的载流子迁移率。
• 展示双层电介质（AlOX + Al2O3）顶栅结构在提升击穿强度和性能方面的可行性。
• 提供一种适用于先进电子器件中异质集成的、可投入生产的低损伤解决方案。

提出的方法

• 采用氮气等离子体进行等离子体增强原子层沉积（PEALD），在二维材料上沉积非化学计量比的AlOX电介质，最大限度减少活性物种引起的损伤。
• 通过控制电介质厚度，系统性调节石墨烯和MoS2的掺杂水平，实现狄拉克电压和阈值电压的精确调控。
• 利用拉曼光谱和X射线光电子能谱（XPS）确认未检测到明显损伤，并分析非化学计量比组成（约30% Al，约59% O，约7% C，约4% N）。
• 采用电子能量损失谱（EFTEM）绘制元素分布（C、N、O），验证了厚度均匀、共形的电介质层。
• 通过四端Hall条形测量结合内接触电压差（Vdiff）提取迁移率，并校正接触电阻的影响。
• 采用双栅结构并调节背栅电压，提取电容比并计算AlOX/Al2O3多层结构的有效介电常数（κ）。

实验结果

研究问题

• RQ1 能否开发一种用于AlOX电介质的PEALD工艺，避免对石墨烯和MoS2等二维材料造成等离子体诱导损伤？
• RQ2 电介质厚度在多大程度上可用于调控二维FET中的狄拉克电压和阈值电压？
• RQ3 AlOX电介质沉积工艺是否能提升石墨烯和MoS2晶体管中的载流子迁移率？
• RQ4 在顶栅FET中，AlOX/Al2O3双层电介质结构是否能实现高于背栅结构的击穿场强？
• RQ5 该方法是否具备可扩展性，并与未来基于二维材料的电子电路中的异质集成兼容？

主要发现

• PEALD工艺成功沉积了AlOX电介质，且未检测到明显损伤，拉曼光谱显示石墨烯中D峰无增加，MoS2的峰位无偏移，证实了这一点。
• 通过调节AlOX厚度，背栅石墨烯FET的狄拉克电压可在±10 V范围内系统性调节，证明了掺杂的可控性。
• MoS2 FET的阈值电压通过电介质厚度实现系统性调控，且电气特性无显著退化。
• 在AlOX沉积后，石墨烯和MoS2 FET中的载流子迁移率均有所提高，表明电介质-沟道界面质量得到改善。
• 采用AlOX/Al2O3双层电介质的顶栅MoS2 FET实现了7 MV/cm的关键击穿场强，超过典型背栅器件。
• 通过双栅测量计算得到AlOX/Al2O3多层结构的有效介电常数为12.5，证实了其高κ性能。