[论文解读] Ultra-low Energy charge trap flash based synapse enabled by parasitic leakage mitigation

Shalini Shrivastava, Tanmay Chavan+1 more|arXiv (Cornell University)|Feb 25, 2019

Advanced Memory and Neural Computing参考文献 43被引用 4

一句话总结

该论文提出了一种基于SOI平台的电荷陷阱闪存（CTF）突触器件，通过背对背pn结和齐纳二极管实现寄生漏电流抑制，实现了180 nm节点下≤3 fJ/脉冲的超低功耗运行。该器件实现了10⁴种电导水平、亚1%的学习速率可调性，且耐久性超过10⁶个循环，与生物突触的能量效率相当。

ABSTRACT

Brain-inspired computation promises complex cognitive tasks at biological energy efficiencies. The brain contains $10^4$ synapses per neuron. Hence, ultra-low energy, high-density synapses are needed for spiking neural networks (SNN). In this paper, we use tunneling enabled CTF (Charge Trap Flash) stack for ultra-low-energy operation (1F); Further, CTF on an SOI platform and back-to-back connected pn diode and Zener diode (2D) prevent parasitic leakage to preserve energy advantage in array operation. A bulk $100 μm $ x $100 μm$ CTF operation offers tunable, gradual conductance change $(ΔG) i.e. 10^4 $levels, which gives $100$x improvement over literature. SPICE simulations of 1F2D synapse shows ultra-low energy $(\leqslant 3 fJ/pulse)$ at 180 nm node for long-term potentiation (LTP) and depression (LTD), at 180nm node for long-term potentiation (LTP) and depression (LTD), which is comparable to energy estimate in biological synapses (10 fJ). A record low learning rate (i.e., maximum $ΔG< 1%$ of G-range) is observed - which is tunable. Excellent reliability ($>10^6 endurance cycles at full conductance swing) is observed. Such a highly energy efficient synapse with tunable learning rate on the CMOS platform is a key enabler for the human-brain-scale systems. Keywords: Spiking Neural Network; Charge trap flash, SONAS, Fowler-Nordheim Tunneling, Synapse

研究动机与目标

• 在生物突触能效水平下，实现适用于脉冲神经网络（SNNs）的超低功耗、高密度突触器件。
• 解决电荷陷阱闪存（CTF）阵列中的寄生漏电流问题，该问题会损害突触存储操作的能量效率。
• 实现高分辨率的可调、渐变电导调制，以满足类脑计算需求。
• 在CMOS兼容、可扩展的架构中，实现亚3 fJ/脉冲的能量运行。

提出的方法

• 利用SOI平台上基于隧穿效应的CTF堆叠结构，通过福勒-诺德海姆隧穿实现超低功耗电荷注入。
• 引入背对背连接的pn结与齐纳二极管（2D）结构，以抑制寄生漏电流。
• 采用体硅100 µm × 100 µm的CTF器件，实现跨10⁴个水平的可调、渐变电导变化（ΔG）。
• 在180 nm节点下使用SPICE仿真评估长时程增强（LTP）与长时程抑制（LTD）的能量效率。
• 设计1F2D突触架构，以在阵列配置中保持能量优势。
• 利用CMOS兼容的制造工艺，实现与现有半导体技术的集成。

实验结果

研究问题

• RQ1 CTF基突触器件中的寄生漏电流能否被有效抑制，从而在阵列中保持超低功耗运行？
• RQ2 在利用隧穿效应与漏电流控制的前提下，CTF基突触中可实现的最小单次突触脉冲能量是多少？
• RQ3 CTF基突触器件的电导调谐分辨率在多大程度上可得到提升，以支持类脑学习？
• RQ4 在保持能效与耐久性的同时，能否实现学习速率的亚1%精度调节？
• RQ5 所提出的1F2D架构在大规模SNN中是否具备可扩展性与长期运行的可靠性？

主要发现

• 所提出的1F2D突触在180 nm节点下，对长时程增强（LTP）与长时程抑制（LTD）的功耗均≤3 fJ/脉冲，接近生物突触的能量水平（约10 fJ）。
• 该器件展示了10⁴种不同的电导水平，其可调性与分辨率相比先前文献提升了100倍。
• 实现了创纪录的低于全电导范围1%的学习速率，且完全可调。
• 器件表现出优异的耐久性，在全电导摆幅下运行超过10⁶个循环无退化。
• 通过2D结构实现的寄生漏电流抑制，有效保持了阵列配置中的能量优势。
• SPICE仿真证实了1F2D架构在集成至CMOS基类脑系统中的可行性。