[论文解读] Unlimited Dynamic Range Analog-to-Digital Conversion

Adithya Krishna, Sunil Rudresh+4 more|arXiv (Cornell University)|Nov 21, 2019

Analog and Mixed-Signal Circuit Design参考文献 20被引用 4

一句话总结

本文提出了一种无限动态范围模数转换器（UDR-ADC），采用模采样技术将高幅值信号折叠回量化器的动态范围之内，从而防止削波。通过利用自复位机制和一种新型重建算法，与传统ADC相比，UDR-ADC在信号-量化噪声比（SQNR）、面积和功耗效率方面表现出更优性能，尤其在高动态范围条件下优势显著。

ABSTRACT

Analog-to-digital converters (ADCs) provide the link between continuous-time signals and their discrete-time counterparts, and the Shannon-Nyquist sampling theorem provides the mathematical foundation. Real-world signals have a variable amplitude range, whereas ADCs, by design, have a limited input dynamic range, which results in out-of-range signals getting clipped. In this paper, we propose an unlimited dynamic range ADC (UDR-ADC) that is based on the modulo operation (self-reset feature) to alleviate the problem of clipping. The self-reset feature allows for wrapping of the input amplitudes, which preserves the input dynamic range. We present the signal model and a reconstruction technique to recover the original signal samples from the modulo measurements. We validate the operation of the proposed ADC using circuit simulations in 65 nm complementary metal-oxide-semiconductor (CMOS) process technology. The validation is supplemented by a hardware prototype designed using discrete components. A performance assessment in terms of area, power requirement, and the signal-to-quantization-noise ratio (SQNR) shows that the UDR-ADC outperforms the standard ones.

研究动机与目标

• 解决传统ADC的根本局限性，即输入信号超过其动态范围时会发生削波，导致不可逆失真。
• 克服成像和传感等高动态范围应用中因信号削波造成的性能瓶颈。
• 开发一种ADC架构，通过自复位机制保持弱信号和强信号输入的信号完整性。
• 在不同信号功率水平下保持高SQNR的同时，实现更高的能效和面积可扩展性。
• 利用CMOS技术及离散元件原型，实现高动态范围ADC的实际应用。

提出的方法

• 实现定义为 $ y(nT) = \mathcal{M}_{V_{\text{ref}}}\{x(nT)\} = \text{mod}(x(nT) + V_{\text{ref}}, 2V_{\text{ref}}) - V_{\text{ref}} $ 的模采样操作，将输入信号折叠至量化器的动态范围之内。
• 采用自复位功能，当输入信号超过 $ \pm V_{\text{ref}} $ 时自动触发，实现无饱和的连续信号跟踪。
• 仅使用每样本两个比特编码折叠次数（正向或负向复位），最大限度降低附加信息开销。
• 利用专用信号恢复算法，基于折叠历史估计真实信号幅度，从模测量中重建原始信号。
• 在65 nm CMOS工艺中设计并仿真UDR-ADC，并通过离散元件硬件原型验证性能。
• 采用关键指标评估性能：信号-量化噪声比（SQNR）、功耗和面积消耗，覆盖多种输入分布情况。

实验结果

研究问题

• RQ1 模采样能否在无需事先知晓信号幅度的情况下，有效消除ADC中的信号削波？
• RQ2 与标准ADC相比，所提出的UDR-ADC架构如何在广泛输入信号功率范围内保持高SQNR？
• RQ3 信号分布（高斯分布、拉普拉斯分布）对UDR-ADC和标准ADC的SQNR性能有何影响？
• RQ4 所提出的折叠与重建机制能否在实现无限动态范围的同时，保持低面积和低功耗？
• RQ5 与传统方法相比，折叠状态的两比特编码在附加信息开销和系统复杂度方面表现如何？

主要发现

• UDR-ADC通过模采样将高幅值信号折叠回量化器范围，实现了无限动态范围，彻底消除了削波现象。
• 对于高斯分布输入，当输入功率超过标准ADC动态范围时，UDR-ADC的SQNR显著高于标准ADC。
• 对于拉普拉斯分布输入，UDR-ADC的SQNR随输入功率增加而有利增长，过载失真随信号 headroom 增加呈指数下降。
• 65 nm CMOS电路仿真显示，UDR-ADC在高输入幅度下相比标准ADC实现3.5 dB的SQNR增益，同时功耗降低20%。
• 硬件原型验证了设计的可行性，展示了在多个折叠周期内高精度的信号重建，且面积开销极小。
• 所提方法将附加信息开销降低至每样本仅两个比特，用于跟踪折叠状态，优于以往技术中的像素级复位计数方法。