[论文解读] Using Genetic Algorithm in the Evolutionary Design of Sequential Logic Circuits

Parisa Soleimani, Reza Sabbaghi‐Nadooshan+2 more|arXiv (Cornell University)|Oct 5, 2011

Evolutionary Algorithms and Applications参考文献 11被引用 5

一句话总结

本文提出一种基于遗传算法（GA）的进化设计方法，利用可重构硬件和单元阵列优化D-触发器的输入与输出组合逻辑，实现同步时序逻辑电路的设计。通过单元阵列结构对搜索空间进行约束，该方法减少了达到收敛所需的平均代数，展示了在可重构硬件合成中更高的效率。

ABSTRACT

Evolvable hardware (EHW) is a set of techniques that are based on the idea of combining reconfiguration hardware systems with evolutionary algorithms. In other word, EHW has two sections; the reconfigurable hardware and evolutionary algorithm where the configurations are under the control of an evolutionary algorithm. This paper, suggests a method to design and optimize the synchronous sequential circuits. Genetic algorithm (GA) was applied as evolutionary algorithm. In this approach, for building input combinational logic circuit of each DFF, and also output combinational logic circuit, the cell arrays have been used. The obtained results show that our method can reduce the average number of generations by limitation the search space.

研究动机与目标

• 开发一种基于遗传算法的高效同步时序电路进化设计方法。
• 通过在电路配置中约束搜索空间，降低进化合成的计算成本。
• 利用可重构硬件和单元阵列，实现可扩展且优化的D-触发器逻辑设计。
• 通过预定义的单元阵列结构化解空间，提升可重构硬件（EHW）中的收敛速度。

提出的方法

• 采用遗传算法作为进化引擎，探索电路配置。
• 使用单元阵列结构化D-触发器的输入与输出组合逻辑电路，限制搜索空间。
• 适应度函数评估电路的正确性与效率，引导进化过程。
• 利用可重构硬件实现进化后的电路，支持运行时测试与验证。
• 将电路配置编码为染色体，通过交叉与突变操作演化出更优解。
• 通过使用预定义的单元阵列固定组合逻辑结构，限制搜索空间，提升收敛性。

实验结果

研究问题

• RQ1 遗传算法能否有效利用可重构硬件演化出最优的同步时序电路？
• RQ2 通过单元阵列约束搜索空间，对进化电路设计中的收敛速度有何影响？
• RQ3 使用单元阵列在多大程度上可减少电路演化所需的代数？
• RQ4 所提出的方法在提升设计效率的同时，是否能保持电路的正确性？
• RQ5 与无约束的进化方法相比，该方法在解质量与计算成本方面表现如何？

主要发现

• 通过单元阵列结构限制搜索空间，所提出方法显著减少了达到收敛所需的平均代数。
• 单元阵列的使用使解空间得以高效探索，从而在电路演化中实现更快收敛。
• 该方法成功利用遗传算法在可重构硬件上演化出正确且优化的同步时序电路。
• 结果表明，通过单元阵列施加的结构约束能显著提升进化设计过程的效率。
• 该方法在降低可重构硬件合成中的计算开销的同时，保持了较高的解质量。