[论文解读] Variable Threshold MOSFET Approach (Through Dynamic Threshold MOSFET) For Universal Logic Gates

K. Ragini, M. Satyam+1 more|arXiv (Cornell University)|Mar 31, 2010

Low-power high-performance VLSI design参考文献 7被引用 4

一句话总结

本文提出了一种基于动态阈值MOSFET（DTMOS）的可变阈值MOSFET（VTMOS）方法，以实现超低功耗亚阈值逻辑电路。通过利用栅极-衬底偏置动态调节阈值电压，VTMOS相比CMOS和DTMOS将功耗降低高达50%，同时保持相近的延迟和性能，使其成为亚阈值工作下能效型通用逻辑门的理想选择。

ABSTRACT

In this article, we proposed a Variable threshold MOSFET(VTMOS)approach which is realized from Dynamic Threshold MOSFET(DTMOS), suitable for sub-threshold digital circuit operation. Basically the principle of sub- threshold logics is operating MOSFET in sub-threshold region and using the leakage current in that region for switching action, there by drastically decreasing power. To reduce the power consumption of sub-threshold circuits further, a novel body biasing technique termed VTMOS is introduced .VTMOS approach is realized from DTMOS approach. Dynamic threshold MOS (DTMOS) circuits provide low leakage and high current drive, compared to CMOS circuits, operated at lower voltages. The VTMOS is based on operating the MOS devices with an appropriate substrate bias which varies with gate voltage, by connecting a positive bias voltage between gate and substrate for NMOS and negative bias voltage between gate and substrate for PMOS. With VTMOS, there is a considerable reduction in operating current and power dissipation, while the remaining characteristics are almost the same as those of DTMOS. Results of our investigations show that VTMOS circuits improves the power up to 50% when compared to CMOS and DTMOS circuits, in sub- threshold region.. The performance analysis and comparison of VTMOS, DTMOS and CMOS is made and test results of Power dissipation, Propagation delay and Power delay product are presented to justify the superiority of VTMOS logic over conventional sub-threshold logics using Hspice Tool. The dependency of these parameters on frequency of operation has also been investigated.

研究动机与目标

• 解决传统亚阈值CMOS电路在低功耗应用中功耗过高的问题。
• 探索动态阈值调制作为进一步降低亚阈值逻辑中漏电流和工作电流的手段。
• 开发一种新型体偏置技术，根据栅极电压动态调节阈值电压，以提升能效。
• 从功耗、延迟和功耗-延迟积的角度，评估VTMOS与CMOS及DTMOS的性能表现。
• 通过Hspice仿真在不同工作频率下验证所提出方法的有效性。

提出的方法

• VTMOS结构源自DTMOS，通过根据栅极电压施加可变衬底偏置实现：NMOS为正偏置，PMOS为负偏置。
• 通过栅极-衬底偏置实现阈值电压的动态调制，降低有效阈值，从而实现更低的漏电流。
• 该方法利用亚阈值区工作，MOSFET通过亚阈值漏电流进行开关，从而最小化电源电压和功耗。
• 实现了一种新型体偏置方案，在降低静态和动态功耗的同时保持高电流驱动能力。
• 采用Hspice进行电路仿真，对比VTMOS、DTMOS和CMOS在关键指标上的表现：功耗损耗、传播延迟和功耗-延迟积。
• 分析了性能指标与频率的依赖关系，以评估在不同工作条件下的可扩展性和鲁棒性。

实验结果

研究问题

• RQ1 通过栅极-衬底偏置实现的动态阈值调制如何影响亚阈值逻辑电路的功耗损耗？
• RQ2 在亚阈值工作条件下，VTMOS相比传统CMOS和DTMOS在功耗效率方面提升了多少？
• RQ3 频率变化对基于VTMOS的逻辑门的功耗-延迟积和传播延迟有何影响？
• RQ4 VTMOS能否在实现显著功耗降低的同时保持延迟和驱动强度等性能特征？
• RQ5 与DTMOS相比，VTMOS在漏电流和工作电流降低方面表现如何？

主要发现

• 在亚阈值工作条件下，VTMOS相比CMOS和DTMOS将功耗损耗降低了高达50%。
• VTMOS的传播延迟与DTMOS相当，表明尽管功耗降低，性能退化极小。
• VTMOS的功耗-延迟积显著低于CMOS和DTMOS，证明其具有更高的能量效率。
• 动态阈值机制有效抑制了漏电流，同时保持了足够的电流驱动能力以支持逻辑切换。
• 功耗和延迟等性能指标在不同工作频率下保持稳定，表明其具有良好的鲁棒性。
• Hspice仿真结果证实，VTMOS在通用逻辑门实现中实现了功耗、延迟和能效之间的最佳权衡。