[论文解读] Verification of Concurrent Engineering Software Using CSM Models
本文提出一种基于并发状态机(CSM)模型的并发工程软件验证方法,以防止同步错误。该方法整合了状态图建模、转换为CSM、形式化分析以确保正确性以及代码生成,通过具备形式化正确性保证的新并发CASE工具,实现了可靠并发工程系统的开发。
An engineering design process may involve software modules that can executed concurrently. Concurrent modules can be very easily subject to some synchronization errors. This paper discusses verification process for such engineering software. We present a method for verification that requires several steps. First, the state diagram models are constructed that describe the design iterations and interactions with the designer. Next, the state diagram models are transformed into concurrent state machines (CSM). After that, the CSM models are analyzed in order to verify their correctness. In this phase, the modifications are performed in necessary. In the last phase the code is generated. The tools to support our method can be called new concurrent CASE tools. Using these tools the engineering software can be created that is verified for correctness in respect to concurrent execution.
研究动机与目标
- 解决并发工程软件模块中的同步错误问题。
- 为工程设计中的并发软件开发系统化验证流程。
- 通过形式化建模技术,实现正确性构造的并发工程应用开发。
- 引入新型并发CASE工具,支持基于模型的验证与代码生成。
提出的方法
- 构建状态图模型,以表示设计迭代与设计者交互。
- 将状态图转换为并发状态机(CSM)以进行形式化分析。
- 对CSM模型执行形式化验证,以检测并修正逻辑不一致。
- 根据验证结果对CSM模型进行必要修改。
- 从经验证的CSM模型生成正确性构造的代码。
- 利用新型并发CASE工具支持整个开发与验证流程。
实验结果
研究问题
- RQ1如何对并发工程软件进行形式化验证,以防止同步错误?
- RQ2何种建模方法能够准确表示并发设计过程与人为交互?
- RQ3如何系统性地将状态图转换为CSM以支持验证?
- RQ4何种形式化分析技术可确保并发状态机模型的正确性?
- RQ5如何将经验证的CSM模型可靠地编译为正确的软件实现?
主要发现
- 该方法成功将设计流程模型转换为适合验证的形式化CSM模型。
- 对CSM模型的形式化分析可在实现前检测出逻辑不一致与同步风险。
- 在验证过程中对CSM模型的修改提升了系统的正确性与可靠性。
- 建模、分析与代码生成的整合产生了经验证的并发软件。
- 该方法实现了“构造即正确”的工程软件开发,显著减少运行时错误。
- 使用新型并发CASE工具可简化开发生命周期,并内置验证功能。
更好的研究,从现在开始
从阅读论文到最终审阅,大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成,并经人工编辑审核。