[论文解读] Virtual Secure Platform: A Five-Stage Pipeline Processor over TFHE

Kotaro Matsuoka, Ryotaro Banno+3 more|arXiv (Cornell University)|Oct 19, 2020

Cryptography and Data Security参考文献 33被引用 4

一句话总结

本文提出虚拟安全平台（VSP），这是首个基于TFHE全同态加密方案的全面、开源、多指令集通用处理器，支持安全计算卸载。通过集成五级流水线处理器、自定义指令集架构（CAHPv3）以及优化的CMUX存储器结构，VSP实现了每条指令延迟低于1秒——比先前最先进的FURISC快1,600倍，证明了在云环境中安全执行任意C程序的实际可行性。

ABSTRACT

We present Virtual Secure Platform (VSP), the first comprehensive platform that implements a multi-opcode general-purpose sequential processor over Fully Homomorphic Encryption (FHE) for Secure Multi-Party Computation (SMPC). VSP protects both the data and functions on which the data are evaluated from the adversary in a secure computation offloading situation like cloud computing. We proposed a complete processor architecture with a five-stage pipeline, which improves the performance of the VSP by providing more parallelism in circuit evaluation. In addition, we also designed a custom Instruction Set Architecture (ISA) to reduce the gate count of our processor, along with an entire set of toolchains to ensure that arbitrary C programs can be compiled into our custom ISA. In order to speed up instruction evaluation over VSP, CMUX Memory based ROM and RAM constructions over FHE are also proposed. Our experiments show that both the pipelined architecture and the CMUX Memory technique are effective in improving the performance of the proposed processor. We provide an open-source implementation of VSP which achieves a per-instruction latency of less than 1 second. We demonstrate that compared to the best existing processor over FHE, our implementation runs nearly 1,600$ imes$ faster.

研究动机与目标

• 解决缺乏可实际应用的通用型安全计算卸载平台的问题，该平台能够保护不受信任的云服务器上的数据与代码。
• 通过为TFHE引入硬件感知优化，克服现有基于FHE处理器的性能瓶颈。
• 通过自定义指令集架构与完整编译器工具链，实现将任意C程序编译为安全的同态执行环境。
• 通过在真实实现上实现每条指令延迟低于1秒，证明安全计算卸载在实际应用中的可行性。

提出的方法

• 在TFHE之上设计五级流水线处理器架构，以提升并行性并降低指令延迟。
• 设计自定义指令集架构（CAHPv3），以最小化门电路数量并提升同态评估效率。
• 开发用于ROM与RAM的CMUX存储器结构，利用TFHE的分级同态加密模式加速内存访问。
• 构建基于LLVM的完整编译器工具链，将标准C程序编译为CAHPv3机器代码。
• 在AWS p3.8xlarge实例上实现并基准测试完整系统，以评估端到端性能。
• 使用刷新机制管理噪声增长，确保长时间计算中的正确性。

实验结果

研究问题

• RQ1 是否能够高效地在FHE之上实现通用型多指令集处理器，以支持安全计算卸载？
• RQ2 流水线与内存优化在FHE处理器中如何降低延迟？
• RQ3 自定义指令集架构与编译器工具链在同态执行中能在多大程度上减少门电路数量并提升性能？
• RQ4 在当前硬件限制下，是否能够实现基于FHE的安全计算卸载的实际性能？

主要发现

• VSP实现每条指令评估延迟为0.8秒，相比先前最先进的FURISC处理器快1,600倍。
• 五级流水线架构通过在电路中并行评估多条指令，显著提升了吞吐量。
• CMUX存储器结构通过高效利用TFHE的分级同态加密模式，降低了内存访问延迟。
• 开源的VSP实现通过基于LLVM的编译器栈与自定义CAHPv3指令集，支持完整的C语言程序。
• 密钥生成，特别是刷新密钥，是最耗时的阶段，在AWS p3.8xlarge上耗时约55秒，但可重复使用以降低通信开销。
• 尽管内存容量较高（RAM约为ROM的1,024倍，因缺乏垂直打包），整体系统对许多工作负载仍具实际可行性。