[论文解读] VLSI Architecture of Compact Non-RLL Beacon-based Visible Light Communication Transmitter and Receiver

Duc-Phuc Nguyen, Dinh-Dung Le+3 more|arXiv (Cornell University)|May 9, 2018

Optical Wireless Communication Technologies参考文献 20被引用 3

一句话总结

该论文提出了首个用于紧凑型非RLL基于信标可见光通信（VLC）收发器的VLSI架构，通过预扰乱器和极化编码消除对RLL编码的需求，实现无闪烁通信，提升码率（0.62）并降低复杂度。接收机采用3位软判决滤波器，实现极化码的高效软解码，与基于RLL和Reed-Solomon编码的系统相比，误比特率（BER）和帧错误率（FER）性能更优。

ABSTRACT

In this paper, we introduce a couple of hardware implementations of compact VLC transmitter and receiver for the first time. Compared with related works, our VLC transmitter is non-RLL one, that means flicker mitigation can be guaranteed even without RLL codes. In particular, we have utilized a centralized bit probability distribution of a prescrambler and a Polar encoder to create a non-RLL flicker mitigation solution. Moreover, at the receiver, a 3-bit soft-decision filter is proposed to analyze signals received from real VLC channel to extract log-likelihood ratio (LLR) values and feed them to the FEC decoder. Therefore, soft-decoding of Polar decoder can be implemented to improve the bit-error-rate (BER) performance of the VLC system. Finally, we introduce a novel very large scale integration (VLSI) architecture for the compact VLC transmitter and receiver; and synthesis our design under FPGA/ASIC synthesis tools. Due to the non-RLL basic, our system has an evidently good code-rate and a reduced-complexity compared with other RLL-based receiver works. Also, we present FPGA and ASIC synthesis results of the proposed architecture with evaluations of power consumption, area, energy-per-bits and so on.

研究动机与目标

• 为解决RLL-based VLC系统在低端MCU和SoC中计算复杂度高和硬件开销大的问题。
• 通过引入预扰乱和极化编码的非RLL闪烁抑制方案，消除VLC信标系统中对RLL编码的依赖。
• 设计一种紧凑、低复杂度的VLSI架构，同时支持VLC发射机和接收机，实现实时软解码以提升纠错能力。
• 通过FPGA和ASIC综合，评估所提系统在误比特率（BER）、帧错误率（FER）、能量效率、面积和功耗方面的性能。
• 证明非RLL系统在码率和误码性能方面优于传统RLL或RS编码系统。

提出的方法

• 采用具有简单生成多项式的预扰乱器，将比特概率分布集中于43.75%–63.75%范围内，减少连零/连一长度，同时在无RLL约束下保持直流平衡。
• 在预扰乱器后应用极化编码器，生成具有受控连零/连一长度和更高频谱效率的非RLL码字。
• 在接收端设计3位软判决滤波器，从实际VLC信道信号中提取对数似然比（LLR）值，实现极化码的软解码。
• 系统采用OOK调制方式，以低数据速率评估真实条件下的性能表现。
• 使用FPGA和ASIC工具对VLSI架构进行综合，性能指标包括面积、功耗、吞吐量和每比特能量消耗。
• 在加性白高斯噪声（AWGN）条件下，通过BER和FER曲线将该设计与基于RLL和Reed-Solomon编码的系统进行对比。

实验结果

研究问题

• RQ1 非RLL VLC系统是否能在不依赖运行长度受限（RLL）编码的前提下实现闪烁抑制？
• RQ2 预扰乱与极化编码的结合在短VLC信标帧中对连零/连一长度和直流平衡有何影响？
• RQ3 硬件实现的VLC接收机中，软判决滤波器在多大程度上提升了BER和FER性能？
• RQ4 与现有基于RLL的设计相比，所提出的非RLL VLSI架构在面积、功耗和能量效率方面存在何种权衡？
• RQ5 非RLL系统是否能在码率和误码性能方面优于传统RLL或RS编码系统？

主要发现

• 所提非RLL系统实现0.62的码率，显著高于RLL系统0.49、0.31和0.13的码率。
• 当与系统性极化编码器（SPE）结合时，预扰乱器可将最大连零/连一长度减少最多4.08倍；与非系统性编码器（NSPE）结合时，减少1.9倍。
• 在等效或更低码率下，非RLL极化编码系统的BER性能优于RS编码系统，尤其在码率0.62时表现更优。
• 在相同SNR条件下，所提系统的FER性能优于相关工作，包括基于RLL和RS编码的系统。
• FPGA和ASIC综合结果表明，该设计在面积和功耗效率方面表现良好，每比特能量和硬件效率指标已量化，适用于系统级评估。
• 软判决滤波器可有效从实际VLC信道中提取LLR值，使极化码的硬件软解码成为可能。