[论文解读] An Architecture for Improved Surface Code Connectivity in Neutral Atoms

Joshua Viszlai, Sophia Fuhui Lin+3 more|arXiv (Cornell University)|Sep 24, 2023

Quantum Computing Algorithms and Architecture被引用 5

一句话总结

本文提出了一种针对中性原子量子计算机的共设计表面码架构，通过交错排列的逻辑量子比特组实现组内全连接性，利用快速横向CNOT门减少逻辑错误率并消除路由辅助量子比特。对于大规模电路，该架构引入交错排列的晶格手术技术，实现组间高连通性路由，相较于标准晶格手术展现出2倍至5倍的加速效果，并在约50个量子比特处识别出一个拐点，此时原子移动策略被晶格手术取代以实现最优性能。

ABSTRACT

In order to achieve error rates necessary for advantageous quantum algorithms, Quantum Error Correction (QEC) will need to be employed, improving logical qubit fidelity beyond what can be achieved physically. As today's devices begin to scale, co-designing architectures for QEC with the underlying hardware will be necessary to reduce the daunting overheads and accelerate the realization of practical quantum computing. In this work, we focus on logical computation in QEC. We address quantum computers made from neutral atom arrays to design a surface code architecture that translates the hardware's higher physical connectivity into a higher logical connectivity. We propose groups of interleaved logical qubits, gaining all-to-all connectivity within the group via efficient transversal CNOT gates. Compared to standard lattice surgery operations, this reduces both the overall qubit footprint and execution time, lowering the spacetime overhead needed for small-scale QEC circuits. We also explore the architecture's scalability. We look at using physical atom movement schemes and propose interleaved lattice surgery which allows an all-to-all connectivity between qubits in adjacent interleaved groups, creating a higher connectivity routing space for large-scale circuits. Using numerical simulations, we evaluate the total routing time of interleaved lattice surgery and atom movement for various circuit sizes. We identify a cross-over point defining intermediate-scale circuits where atom movement is best and large-scale circuits where interleaved lattice surgery is best. We use this to motivate a hybrid approach as devices continue to scale, with the choice of operation depending on the routing distance.

研究动机与目标

• 通过将架构与硬件能力协同设计，降低中性原子阵列中表面码量子错误纠正（QEC）的时空开销。
• 克服标准晶格手术的局限性，后者需要路由辅助量子比特，从而增加执行时间和占用面积。
• 利用横向CNOT门在小规模量子比特组内实现全连接性，改善错误率并降低资源成本。
• 为大规模电路设计一种可扩展的路由策略，结合交错排列的晶格手术与物理原子移动。
• 根据程序规模和设备级参数，识别最优路由策略（原子移动 vs. 晶格手术）。

提出的方法

• 提出将设备划分为4至16个交错排列的逻辑量子比特组，以在每组内实现通过横向CNOT门的全连接性。
• 提出一种改进的相邻交错组之间的晶格手术协议，实现组间全连接性，形成更高连通性的路由空间。
• 使用数值模拟评估在不同电路规模和布局下，原子移动与交错排列晶格手术的总路由时间。
• 分析关键设备参数（物理测量时间、原子移动速度、可实现的里德堡相互作用范围，即定义组大小）对性能的影响。
• 对比三种布局（标准、紧凑、交错）的计算时间，其中紧凑布局最小化了路由辅助量子比特和碰撞。
• 采用混合路由策略：短距离操作使用原子移动，长距离操作使用交错排列晶格手术，拐点位于约50个程序量子比特处。

实验结果

研究问题

• RQ1 在中性原子阵列中，交错排列的逻辑量子比特组能否通过横向CNOT门实现组内全连接性？与晶格手术相比，其逻辑错误率是否更低？
• RQ2 相邻组之间的交错排列晶格手术是否能提供更高连通性的路由空间，从而减少大规模表面码电路的路由时间？
• RQ3 在总计算时间方面，从原子移动转向交错排列晶格手术的最优程序规模是多少？
• RQ4 物理测量时间与原子移动速度等设备级参数如何影响路由策略之间的拐点？
• RQ5 结合原子移动与交错排列晶格手术的混合路由方法，是否能在时空开销方面优于标准晶格手术？

主要发现

• 交错组内的横向CNOT可降低逻辑错误率并消除对路由辅助量子比特的需求，从而降低近场QEC演示的资源成本。
• 对于少于约50个逻辑量子比特的程序，通过中间测量的原子移动进行路由可实现最短的执行时间，优于标准晶格手术。
• 对于超过约50个逻辑量子比特的程序，交错排列晶格手术相比标准晶格手术可实现2倍至5倍的计算时间加速，得益于更高的连通性和更少的路由碰撞。
• 紧凑布局（最小化路由辅助量子比特）在计算时间方面展现出最大的相对改进，尤其在结合交错组时更为显著。
• 提升物理测量时间或原子移动速度会分别使拐点向更小或更大的程序规模移动，凸显对设备性能的敏感性。
• 将交错组大小增加至9以上会带来边际收益递减，表明9是实现最优性能的实际上限。