[论文解读] Modeling Short-Range Microwave Networks to Scale Superconducting Quantum Computation

Nicholas LaRacuente, Kaitlin N. Smith+3 more|arXiv (Cornell University)|Jan 21, 2022

Quantum and electron transport phenomena被引用 10

一句话总结

本文提出一种基于芯片的架构，利用短程微波网络扩展超导量子计算机，证明尽管单条链路错误率更高，但将量子比特分布到多个芯片上可降低整体错误率。该方法利用真实硬件模型表明，芯片间互连在保真度和可扩展性方面可能优于单片设计，且对延迟影响极小，有望避免关键应用中的瓶颈。

ABSTRACT

A core challenge for superconducting quantum computers is to scale up the number of qubits in each processor without increasing noise or cross-talk. Distributed quantum computing across small qubit arrays, known as chiplets, can address these challenges in a scalable manner. We propose a chiplet architecture over microwave links with potential to exceed monolithic performance on near-term hardware. Our methods of modeling and evaluating the chiplet architecture bridge the physical and network layers in these processors. We find evidence that distributing computation across chiplets may reduce the overall error rates associated with moving data across the device, despite higher error figures for transfers across links. Preliminary analyses suggest that latency is not substantially impacted, and that at least some applications and architectures may avoid bottlenecks around chiplet boundaries. In the long-term, short-range networks may underlie quantum computers just as local area networks underlie classical datacenters and supercomputers today.

研究动机与目标

• 为解决大规模超导量子计算中的可扩展性挑战，通过减少大规模量子比特阵列中的噪声和串扰。
• 评估具有微波互连的分布式芯片架构是否在错误率和容错能力方面优于单片设计。
• 通过建模真实微波链路性能，弥合物理硬件与系统级量子网络设计之间的差距。
• 评估利用短程微波网络作为未来大规模量子计算机基础架构的可行性。
• 识别在集成芯片与现有及新兴量子硬件技术时的架构权衡与开放问题。

提出的方法

• 作者为芯片系统建立完整的哈密顿量模型，抽象物理细节的同时保留关键噪声和保真度特性。
• 他们模拟通过微波链路连接的芯片间量子电路执行，使用真实误差模型对片上操作和芯片间传输进行建模。
• 在相同工作负载下比较单片和芯片架构，测量总错误率、延迟和连接约束。
• 评估微波链路和片上操作的不同保真度，以涵盖实验不确定性及未来改进。
• 分析中纳入了真实约束，如有限的量子比特连接性、串扰以及同轴电缆穿孔的工程限制。
• 该研究采用分层建模方法，从实验验证的硬件出发，逐步构建至应用级性能。

实验结果

研究问题

• RQ1 与单片超导量子处理器相比，采用微波互连的芯片架构是否能降低整体错误率？
• RQ2 基于微波的芯片间互连延迟与片上操作相比如何，是否引入性能瓶颈？
• RQ3 在大规模量子系统中，跨芯片的分布式计算在多大程度上可减轻串扰和噪声的影响？
• RQ4 与单片实现相比，将逻辑量子比特分布到芯片上是否可降低容错要求？
• RQ5 短程微波网络能否作为未来量子数据中心的可扩展、低延迟骨干网络，类似于经典局域网？

主要发现

• 尽管单条链路错误率更高，但采用微波链路的芯片架构整体错误率低于单片设计，原因在于串扰减少和噪声局部化。
• 微波芯片间传输的延迟极低，对性能影响可忽略，表明芯片边界不存在重大瓶颈。
• 跨芯片的多量子比特并行操作累积错误概率低于单片系统，表明在可扩展性方面具有潜在优势。
• 结果表明，即使在容错方案的逻辑量子比特层以下，分布化也可能有益，挑战了单片设计天然更优的假设。
• 研究表明，当合理建模时，真实微波链路可支持高保真、低延迟通信，适用于近期量子应用。
• 该工作突出了集成方面的开放问题，如微波与光子技术的结合，以及动态量子路由器在未来网络中的作用。