[论文解读] An Efficient Synchronous Static Memory design for Embedded System

Ravi Khatwal, Manoj Jain|arXiv (Cornell University)|Jun 18, 2014

Parallel Computing and Optimization Techniques参考文献 2被引用 3

一句话总结

本文提出了一种面向嵌入式系统的高速、低功耗同步静态随机存取存储器（SRAM）设计，采用Xilinx和Xilinx工具进行仿真与优化。所提出的架构实现了高效的、时序调度的读写操作，减少了访问延迟，在嵌入式VLSI应用中实现了更高的性能与能效。

ABSTRACT

Custom memory organization are challenging task in the area of VLSI design. This study aims to design high speed and low power consumption memory for embedded system. Synchronous SRAM has been proposed and analyzed using various simulators. Xilinx simulator simulates the Synchronous SRAM memories which can perform efficient read/write capability for embedded systems. Xinix tool also provide the access time that required selecting a word and reading it. Synchronous Static RAM which has easily read /writes capability and performs scheduled read /writes operation in efficient manner.

研究动机与目标

• 解决在嵌入式系统VLSI中设计定制化、高性能存储架构的挑战。
• 在保持高速运行的同时降低功耗，优化嵌入式存储器设计的功耗。
• 优化读写访问时间与调度，提升嵌入式系统中的数据处理效率。
• 利用Xilinx仿真器与Xinix工具验证设计，评估性能。
• 展示适用于实时嵌入式应用的同步SRAM架构的可行性。

提出的方法

• 该设计采用带时钟控制逻辑的同步SRAM架构，以实现读写操作的精确时序控制。
• 使用Xilinx Vivado与ISIM仿真器对SRAM在各种工作条件下的行为进行建模与验证。
• 利用Xinix工具分析并测量字线选择与数据获取的访问时间。
• 通过精心的逻辑设计与布线，优化存储器组织以实现最小延迟与功耗。
• 通过状态机实现调度读写操作，提升数据吞吐量并减少空闲周期。
• 在不同工作频率与输入模式下对设计的稳定性与性能进行了测试。

实验结果

研究问题

• RQ1 如何在嵌入式系统应用中优化同步SRAM以实现低功耗与高速度？
• RQ2 时钟控制逻辑对嵌入式SRAM设计中访问时间与数据吞吐量有何影响？
• RQ3 基于Xilinx的仿真工具能否有效验证定制SRAM架构的性能？
• RQ4 Xinix工具在访问时间分析与优化中起到何种作用？
• RQ5 在定制嵌入式SRAM设计中，功耗、速度与面积之间存在何种权衡？

主要发现

• 所提出的同步SRAM设计显著降低了访问时间，提升了数据检索效率。
• 使用Xilinx工具的仿真结果表明，读写操作在多个时钟周期内稳定且可预测。
• 由于逻辑优化与开关活动减少，设计表现出更高的功耗效率。
• 通过状态机控制的调度操作减少了空闲时间，提升了有效带宽。
• Xinix工具分析确认，通过有效的字线选择与数据通路优化，访问时间已最小化。
• 整体架构适合集成到对确定性性能有要求的实时嵌入式系统中。