[论文解读] Constructing arbitrary single-qubit fault-tolerant gates

Austin G. Fowler|arXiv (Cornell University)|Nov 30, 2004

Quantum Computing Algorithms and Architecture参考文献 8被引用 5

一句话总结

本文提出一种数值方法，利用任意离散通用门集构造任意单量子比特量子门的最优容错近似。对于7量子比特Steane码，该方法确定了最长的实际门序列，并表明在实际错误率下，非容错相位旋转比容错替代方案更具鲁棒性，且推导出了收敛速度的标度律。

ABSTRACT

We present a method for constructing optimal fault-tolerant approximations of arbitrary unitary gates using an arbtrary discrete universal gate set. The method presented is numerical and scales exponentially with the number of gates used in the approximation, however, for the specific case of arbitrary single-qubit gates and the fault-tolerant gates permitted by the 7-qubit Steane code, it is shown that the longest practical gates sequences can be found. We also analyse the practicality of the fault-tolerant approximations of the phase rotation gates used in Shor’s algorithm and find that simple non-fault-tolerant phase rotations are more robust for realistic error rates. A general scaling law of how rapidly these fault-tolerant approximations converge to arbitrary single-qubit gates is also determined. In large-scale quantum computation, every qubit of data is encoded across multiple physical qubits to form a logical qubit permitting quantum error correction

研究动机与目标

• 开发一种通用方法，以构造任意单量子比特酉门的最优容错近似。
• 分析Shor算法中使用的相位旋转门的容错近似在实际中的可行性。
• 确定在7量子比特Steane码下容错实现的最长可行门序列。
• 建立容错近似收敛速度的标度律。

提出的方法

• 该方法采用数值优化方法，利用给定的离散通用门集来近似任意单量子比特门。
• 应用基于7量子比特Steane码推导出的容错约束，以确保逻辑门操作能抵御错误。
• 该方法随门序列长度呈指数级增长，限制了实际可应用的序列长度。
• 通过保真度和容错性标准评估门序列，以识别最优近似。
• 通过分析序列长度增加时的误差衰减速率，推导出收敛速度的标度律。
• 在实际错误模型下，将容错近似与非容错相位旋转进行比较。

实验结果

研究问题

• RQ1 如何利用离散通用门集在确保容错的前提下，最优地近似任意单量子比特门？
• RQ2 在7量子比特Steane码下，容错门序列在多长时会变得不切实际？
• RQ3 在Shor算法的实际错误率下，容错相位旋转是否比非容错方案更具鲁棒性？
• RQ4 容错近似收敛到任意单量子比特门的速度具有怎样的标度行为？

主要发现

• 该方法成功识别出在7量子比特Steane码下，任意单量子比特门的最长可行容错门序列。
• 对于Shor算法中使用的相位旋转门，在实际错误率下，非容错实现比容错近似更具鲁棒性。
• 推导出一个通用的标度律，描述容错近似收敛到任意单量子比特门的速度。
• 数值方法随门序列长度呈指数级增长，实际应用中仅限于相对较短的序列。
• 研究证实，当考虑实际噪声时，容错性会以牺牲某些门的抗错能力为代价。