[论文解读] Distributed Quantum Computing Utilizing Multiple Codes on Imperfect Hardware

Shota Nagayama|arXiv (Cornell University)|Apr 9, 2017

Quantum Computing Algorithms and Architecture参考文献 19被引用 4

一句话总结

本论文提出一种分布式量子计算机架构，该架构在不完美的硬件上集成多种量子纠错码——使用表面码实现量子CPU，采用一种新型且空间高效的编码方案用于量子存储器。通过在异构组件之间实现容错连接，并借助后处理阶段的芯片剔除和基于错误检测的资源管理来容忍静态损耗，该设计在内存部分减少50%的物理量子比特数量的同时，实现了在90%量子比特良率条件下的可行系统扩展，从而达成可扩展的、实用的大规模容错量子计算。

ABSTRACT

Quantum bits have technological imperfections. Additionally, the capacity of a component that can be implemented feasibly is limited. Therefore, distributed quantum computation is required to scale up quantum computers. This dissertation presents a new quantum computer architecture which takes into account imperfections, aimed to realize distributed computation by connecting quantum computers each of which consists of multiple quantum CPUs and memories. Quantum CPUs employ a quantum error correcting code which has faster logical gates and quantum memories employ a code which is superior in space resource requirements. This dissertation focuses on quantum error correcting codes, giving a practical, concrete method for tolerating static losses such as faulty devices for the surface code. Numerical simulation with practical assumptions showed that a yield of functional qubits of 90% is marginally capable of building large-scale systems, by culling the poorer 50% of lattices during post-fabrication testing. Yield 80% is not usable even when culling 90% of generated lattices. For internal connections in a quantum computer and for connections between quantum computers, this dissertation gives a fault-tolerant method that bridges heterogeneous quantum error correcting codes. Numerical simulation showed that the scheme, which discards any quantum state in which any error is detected, always achieves an adequate logical error rate regardless of physical error rates in exchange for increased resource consumption. This dissertation gives a new extension of the surface code suitable for memories. This code is shown to require fewer physical qubits to encode a logical qubit than conventional codes. This code achieves the reduction of 50% physical qubits per a logical qubit. Collectively, the elements to propose the distributed quantum computer architecture are brought together.

研究动机与目标

• 解决在硬件存在缺陷且组件容量有限的情况下扩展量子计算机的挑战。
• 针对其功能角色，使用优化的量子纠错码设计专用的量子CPU和存储器组件。
• 通过异构纠错码实现容错连接，支持分布式量子计算。
• 量化在真实硬件缺陷条件下系统级部署的资源开销与可行性阈值。
• 设计一种新型表面码变体用于量子存储器，与传统编码相比将每逻辑量子比特的物理量子比特需求减少50%。

提出的方法

• 由于表面码具备快速的逻辑门操作和高逻辑门保真度，因此在量子CPU中采用该编码。
• 提出一种基于形变的新型表面码变体用于量子存储器，将每逻辑量子比特所需的物理量子比特数量减少50%。
• 通过使用交叉开关和网络接口卡，实现容错的组件间连接方案，以支持异构编码之间的互操作性。
• 应用后处理阶段的芯片剔除：剔除50%良率较低的芯片，以在90%量子比特良率条件下实现功能性系统。
• 采用基于错误检测的资源管理：一旦检测到错误，即丢弃相关量子态，以确保逻辑错误率不受物理错误率影响。
• 在实际假设条件下进行数值模拟，以量化所有组件和连接处的资源消耗与错误容错能力。

实验结果

研究问题

• RQ1 在采用后处理阶段芯片剔除的前提下，构建可扩展、容错的分布式量子计算机所需的最低功能性量子比特良率是多少？
• RQ2 如何以容错方式连接使用不同量子纠错码的量子组件，以支持分布式计算？
• RQ3 管理异构编码连接中的错误的资源成本是多少？哪种错误管理策略（如错误检测 vs. 错误纠正）最为有效？
• RQ4 能否设计一种新型量子纠错码，显著降低量子存储器的物理量子比特开销，同时不牺牲容错能力？
• RQ5 静态损耗（如故障量子比特）的存在如何影响基于表面码的量子系统中的逻辑错误率与资源消耗？

主要发现

• 当剔除50%良率较低的芯片后，90%的量子比特良率勉强足以构建大规模量子系统。
• 即使剔除90%的制造晶圆，80%的量子比特良率仍不可行，表明实际可扩展性存在一个硬性阈值。
• 所提出的基于错误检测的资源管理方案，无论物理错误率如何，均能持续维持足够的逻辑错误率，代价是资源消耗增加。
• 新型基于形变的表面码相比传统表面码，将编码一个逻辑量子比特所需的物理量子比特数量减少了50%。
• 容错连接方法可实现使用不同纠错码的组件之间的可靠通信，为构建量子互联网奠定基础。
• 数值模拟结果表明，将纯化操作置于编码前与编码后结合后选择性纯化，可在保真度与资源成本之间取得更优平衡，提示了一条极具前景的优化路径。