[论文解读] Enabling FPGAs for the Masses

Janarbek Matai, Dustin Richmond+2 more|arXiv (Cornell University)|Aug 20, 2014

Embedded Systems Design Techniques参考文献 19被引用 10

一句话总结

本文提出了一种方法论，使普通软件程序员能够通过研究代码重构技术，有效使用高层次综合（HLS）工具进行FPGA开发，从而提升结果质量（QoR）。它展示了如何为最先进的HLS工具重构C/C++内核，识别出为非专家设计硬件编程模型的关键挑战，并提供实用示例，降低FPGA编程的入门门槛，使非硬件专家也能参与。

ABSTRACT

Implementing an application on a FPGA remains a difficult, non-intuitive task that often requires hardware design expertise in a hardware description language (HDL). High-level synthesis (HLS) raises the design abstraction from HDL to languages such as C/C++/Scala/Java. Despite this, in order to get a good quality of result (QoR), a designer must carefully craft the HLS code. In other words, HLS designers must implement the application using an abstract language in a manner that generates an efficient micro-architecture; we call this process writing restructured code. This reduces the benefits of implementing the application at a higher level of abstraction and limits the impact of HLS by requiring explicit knowledge of the underlying hardware architecture. Developers must know how to write code that reflects low level implementation details of the application at hand as it is interpreted by HLS tools. As a result, FPGA design still largely remains job of either hardware engineers or expert HLS designers. In this work, we aim to take a step towards making HLS tools useful for a broader set of programmers. To do this, we study methodologies of restructuring software code for HLS tools; we provide examples of designing different kernels in state-of-the art HLS tools; and we present a list of challenges for developing a hardware programming model for software programmers.

研究动机与目标

• 通过使非硬件专家能够有效使用高层次综合（HLS）工具，降低FPGA开发的技能门槛。
• 研究软件程序员如何编写代码，以在不深入了解底层FPGA实现细节的情况下生成高效的硬件架构。
• 识别并解决为软件开发人员量身定制硬件编程模型过程中的关键挑战。
• 展示可提升HLS工具结果质量（QoR）的实用代码重构技术。
• 通过系统化方法论，弥合高级软件编程与高效FPGA硬件生成之间的差距。

提出的方法

• 分析并应用代码重构技术，将高级C/C++代码转换为适合HLS工具的硬件优化形式。
• 在最先进的HLS工具中评估不同内核实现，以评估性能和资源利用率。
• 通过结构化代码转换，将高级软件抽象映射到高效的硬件微架构。
• 识别影响QoR的HLS代码模式与反模式，例如内存访问模式和数据流结构。
• 开发一种设计方法论，指导软件程序员编写无需低层硬件知识的HLS友好代码。
• 提出一套HLS工具中编写高效、可移植且高性能代码的最佳实践框架。

实验结果

研究问题

• RQ1 如何系统性地重构高级软件代码，以提升高层次综合（HLS）工具中的结果质量（QoR）？
• RQ2 使普通软件程序员能够有效使用HLS工具进行FPGA开发的关键挑战是什么？
• RQ3 C/C++中的哪些设计模式和代码结构能导致HLS工具中生成高效的硬件实现？
• RQ4 如何减少非专家FPGA用户在软件开发与硬件架构之间的抽象鸿沟？
• RQ5 通过HLS将高级应用代码转化为优化的FPGA微架构的关键因素是什么？

主要发现

• 代码重构显著提升了HLS工具中的结果质量（QoR），在无需硬件专业知识的情况下实现了更好的性能和资源利用率。
• 某些C/C++编码模式——如循环展开、数据并行性和内存访问优化——直接影响生成硬件的效率。
• 即使是有经验的软件开发人员，在缺乏低层硬件感知编码实践指导的情况下，也难以生成最优的FPGA设计。
• 高级软件抽象与高效硬件实现之间的差距，仍是阻碍FPGA广泛采用的主要障碍。
• 系统化的代码重构方法论可帮助软件程序员编写出在FPGA上实现竞争力性能的HLS友好代码。
• 本研究识别出一套面向软件开发人员的实用指南和设计硬件编程模型所面临的挑战。