[论文解读] Hybrid Architectures with Few-Bit ADC Receivers: Achievable Rates and Energy-Rate Tradeoffs

Jianhua Mo, Ahmed Alkhateeb+2 more|arXiv (Cornell University)|May 2, 2016

Radio Frequency Integrated Circuit Design参考文献 61被引用 6

一句话总结

本文提出了一种适用于大规模MIMO系统的广义混合模拟/数字波束成形架构，采用低分辨率ADC，结合低分辨率ADC与较少的射频链路。推导了信道反转与SVD波束成形的可实现速率，结果表明1–2比特ADC在能量-速率权衡上接近最优，优于全分辨率与1比特ADC系统，能量效率更高。

ABSTRACT

Hybrid analog/digital architectures and receivers with low-resolution analog-to-digital converters (ADCs) are two low power solutions for wireless systems with large antenna arrays, such as millimeter wave and massive MIMO systems. Most prior work represents two extreme cases in which either a small number of RF chains with full-resolution ADCs, or low resolution ADC with a number of RF chains equal to the number of antennas is assumed. In this paper, a generalized hybrid architecture with a small number of RF chains and finite number of ADC bits is proposed. For this architecture, achievable rates with channel inversion and SVD based transmission methods are derived. Results show that the achievable rate is comparable to that obtained by full-precision ADC receivers at low and medium SNRs. A trade-off between the achievable rate and power consumption for different numbers of bits and RF chains is devised. This enables us to draw some conclusions on the number of ADC bits needed to maximize the system energy efficiency. Numerical simulations show that coarse ADC quantization is optimal under various system configurations. This means that hybrid combining with coarse quantization achieves better energy-rate trade-off compared to both hybrid combining with full-resolutions ADCs and 1-bit ADC combining.

研究动机与目标

• 为解决全数字大规模MIMO接收机中高分辨率ADC带来的高功耗问题。
• 克服极端架构的局限性：即高分辨率ADC搭配少量射频链路，或1比特ADC搭配全射频链路数。
• 提出一种广义混合架构，采用有限分辨率ADC与少量射频链路，以优化能量-速率权衡。
• 推导在信道反转与SVD波束成形预编码下可实现速率的闭式表达式。
• 优化ADC比特数与射频链路数，以最大化系统能量效率。

提出的方法

• 提出一种射频链路数较少、有限分辨率ADC的混合模拟/数字波束成形架构。
• 推导两种传输方式（信道反转与SVD波束成形预编码）下的可实现速率表达式。
• 利用互信息上界与条件熵分析，刻画在量化接收下的系统性能。
• 应用Jensen不等式与二元熵函数的凸性性质，对量化输出的条件熵进行上界估计。
• 采用有效波束成形-合并矩阵的最大奇异值建模有效信道增益。
• 通过分析不同ADC比特深度与射频链路数下的功耗与频谱效率，优化能量-速率权衡。

实验结果

研究问题

• RQ1 具有有限分辨率ADC与较少射频链路的混合波束成形系统，其可实现速率性能如何？
• RQ2 在低中等信噪比下，该系统性能与全分辨率ADC系统相比如何？
• RQ3 在混合MIMO架构中，使能量效率最大化的最优ADC比特数是多少？
• RQ4 粗量化（1–2比特）是否在能量-速率权衡上优于全分辨率与1比特ADC系统？
• RQ5 射频链路数与ADC分辨率如何共同影响频谱效率与功耗？

主要发现

• 在低中等信噪比下，1–2比特ADC的可实现速率与全分辨率ADC接收机相当，尤其在SVD波束成形预编码下表现更优。
• 粗量化ADC（1–2比特）实现了最佳能量-速率权衡，优于全分辨率与1比特ADC系统。
• 2比特ADC系统在显著降低功耗的同时，可实现接近容量的性能。
• 射频链路数对性能有显著影响，但即使链路数较少，1–2比特ADC仍能保持高谱效率。
• 数值结果证实，在不同天线数与信噪比区域下，1–2比特ADC均能最大化能量效率。