[论文解读] Logic Synthesis for Quantum Computing

Mathias Soeken, Martin Roetteler+2 more|arXiv (Cornell University)|Jun 8, 2017

Quantum Computing Algorithms and Architecture参考文献 47被引用 15

一句话总结

本文提出基于查找表（LUT）的分层可逆逻辑综合（LHRS）框架，通过使用 Clifford+T 门将经典逻辑网络映射为容错量子电路。通过利用 k-LUT 网络并实现量子比特数量与 T 门数量之间的权衡，LHRS 显著提升了量子算法的成本估算。该方法实现了 6,283 个量子比特下 185 万 T 门的高斯函数实现，相较以往方法在效率和设计灵活性方面表现更优。

ABSTRACT

We present a synthesis framework to map logic networks into quantum circuits for quantum computing. The synthesis framework is based on LUT networks (lookup-table networks), which play a key role in conventional logic synthesis. Establishing a connection between LUTs in a LUT network and reversible single-target gates in a reversible network allows us to bridge conventional logic synthesis with logic synthesis for quantum computing, despite several fundamental differences. We call our synthesis framework LUT-based Hierarchical Reversible Logic Synthesis (LHRS). Input to LHRS is a classical logic network; output is a quantum network (realized in terms of Clifford+$T$ gates). The framework offers to trade-off the number of qubits for the number of quantum gates. In a first step, an initial network is derived that only consists of single-target gates and already completely determines the number of qubits in the final quantum network. Different methods are then used to map each single-target gate into Clifford+$T$ gates, while aiming at optimally using available resources. We demonstrate the effectiveness of our method in automatically synthesizing IEEE compliant floating point networks up to double precision. As many quantum algorithms target scientific simulation applications, they can make rich use of floating point arithmetic components. But due to the lack of quantum circuit descriptions for those components, it can be difficult to find a realistic cost estimation for the algorithms. Our synthesized benchmarks provide cost estimates that allow quantum algorithm designers to provide the first complete cost estimates for a host of quantum algorithms. Thus, the benchmarks and, more generally, the LHRS framework are an essential step towards the goal of understanding which quantum algorithms will be practical in the first generations of quantum computers.

研究动机与目标

• 为实际量子算法缺乏可扩展、高质量的量子线路综合方法提供解决方案。
• 在量子线路设计中实现量子比特数量与 T 门数量之间的灵活权衡。
• 通过综合浮点运算单元和高斯函数等基础科学计算组件，为量子算法提供精确的成本估算。
• 将经典逻辑综合技术与基于可逆逻辑和 LUT 网络的量子线路生成相融合。
• 通过生成具有验证资源计数的基准电路，支持量子算法的现实性能评估。

提出的方法

• 该框架使用 k-LUT 网络表示经典逻辑设计，支持复杂函数的分层分解。
• 建立 k 输入 LUT 与单目标可逆门之间的一一对应关系，构成量子线路映射的基础。
• 使用单目标门综合初始可逆网络，固定最终的量子比特数量，支持设计空间探索。
• 通过优化感知的综合流程，将每个单目标门映射为 Clifford+T 门，其中参数 k 控制量子比特与 T 门数量的权衡。
• 该方法支持综合后优化，并允许对组合函数进行重综合，以提升整体效率。
• 该框架将传统逻辑综合工具与量子感知映射相结合，生成高质量的量子电路。

实验结果

研究问题

• RQ1 经典逻辑综合技术能否被有效适配，以生成科学计算工作负载的高效量子电路？
• RQ2 在量子线路综合中，如何系统性地控制量子比特数量与 T 门数量之间的权衡？
• RQ3 能否以最少的辅助量子比特和未计算的垃圾输出，实现复杂函数（如高斯函数）的分层综合？
• RQ4 与模块化组合相比，对组合函数进行重综合在多大程度上能提升整体量子电路质量？
• RQ5 所提出的框架能否生成以往因缺乏电路描述而无法实现的量子算法的准确、现实成本估算？

主要发现

• LHRS 框架成功综合出一个 32 位浮点高斯函数，使用 6,283 个量子比特和 1,850,001 个 T 门，相比模块化组合方法，T 门数量减少了 79%。
• 通过重综合组合后的高斯函数，LHRS 将 T 门数量从 8,960,228 减少到 1,850,001，同时将量子比特数量从 6,355 减少到 6,283。
• 该框架支持设计空间探索：通过设置 k=9，在 9.67 秒内生成了仅使用 8,124 个量子比特的 982,417 个 T 门电路。
• LHRS 从初始单目标门网络起即保持稳定的量子比特数量，使设计人员能够在设计早期固定资源约束。
• 该框架通过显式管理辅助量子比特并利用参数化 LUT 大小（k）优化 T 门数量，优于现有分层方法。
• 使用 LHRS 生成的基准电路代表了迄今为止对科学量子算法中基础函数最全面、最准确的成本估算。