[论文解读] On Mitigation of Side-Channel Attacks in 3D ICs: Decorrelating Thermal Patterns from Power and Activity

Johann Knechtel, Ozgur Sinanoglu|arXiv (Cornell University)|Oct 7, 2017

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 25被引用 10

一句话总结

本文提出了一种新颖的3D IC布线规划方法，通过将热模式与功耗和活动轨迹解耦，以缓解热侧信道攻击。通过战略性地布置穿硅通孔（TSVs）并管理电压域，该方法在仅增加5.38%功耗的情况下，平均将热相关性降低17.5%，展示了在设计阶段实现有效安全加固的能力。

ABSTRACT

Various side-channel attacks (SCAs) on ICs have been successfully demonstrated and also mitigated to some degree. In the context of 3D ICs, however, prior art has mainly focused on efficient implementations of classical SCA countermeasures. That is, SCAs tailored for up-and-coming 3D ICs have been overlooked so far. In this paper, we conduct such a novel study and focus on one of the most accessible and critical side channels: thermal leakage of activity and power patterns. We address the thermal leakage in 3D ICs early on during floorplanning, along with tailored extensions for power and thermal management. Our key idea is to carefully exploit the specifics of material and structural properties in 3D ICs, thereby decorrelating the thermal behaviour from underlying power and activity patterns. Most importantly, we discuss powerful SCAs and demonstrate how our open-source tool helps to mitigate them.

研究动机与目标

• 解决3D IC中尚未被充分探索的热侧信道攻击（TSCAs）威胁，此类攻击利用功耗和活动模式导致的热量泄漏。
• 指出现有针对2D IC的对策因3D IC特有的热耦合与结构特性而不足。
• 提出一种主动的、设计阶段的缓解策略，将安全性作为布线规划的准则，而非依赖运行时功耗注入。
• 通过利用3D IC的结构和材料特性，最小化秘密计算模式与可观测热行为之间的热相关性。
• 证明可通过极低的性能和面积开销实现解耦，从而在功耗和热约束系统中实现实际部署。

提出的方法

• 提出一种多目标、迭代的布线规划流程，联合优化功耗、热相关性和关键路径延迟。
• 将热泄漏建模为功耗分布和TSV布置的函数，利用硅的各向异性热导率及芯片间热阻特性。
• 使用空间熵和相关系数作为度量指标，量化热泄漏程度及解耦效果。
• 在多个电压域中应用定制化电压分配，以控制局部和全局功耗分布，减少热点。
• 引入虚拟热TSV以破坏热传导路径，使热特征与活动模式解耦。
• 实现一种新颖的TSC感知布线规划算法，避免功耗注入，转而通过结构设计实现解耦。

实验结果

研究问题

• RQ1 在不依赖运行时功耗注入的前提下，通过修改布线规划决策，能在多大程度上降低3D IC中的热侧信道泄漏？
• RQ2 穿硅通孔（TSVs）的布置在多大程度上影响其与底层功耗和活动模式的热相关性？
• RQ3 在3D IC中，热解耦与关键设计指标（如功耗、延迟、线长和面积）之间的权衡关系如何？
• RQ4 设计阶段的方法能否在保持可接受性能和功耗预算的前提下，有效缓解热侧信道攻击？
• RQ5 3D特有的热耦合效应和材料各向异性如何影响基于解耦的对策的可行性与有效性？

主要发现

• 所提出的TSC感知布线规划将热模式与活动/功耗之间的平均相关系数从0.351（功耗感知）降低至0.324，改善了7.7%。
• 空间熵从3.806降至3.799，表明热分布随机性提高，跨基准测试的热相关性平均降低17.5%。
• 与功耗感知布线规划相比，平均功耗仅增加5.38%，证明了增强安全性的低开销特性。
• 稳态峰值温度平均降低13.22%（从312.725K降至310.117K），是解耦策略带来的有益副作用。
• 平均仅需多1.37%的热TSV和87.17%更多的电压域，表明在设计空间中高效利用资源，未造成过度资源消耗。
• 运行时性能可接受，大型基准测试的平均布线规划时间为576秒，适合集成到EDA流程中。