[论文解读] Performance of planar Floquet codes with Majorana-based qubits

Adam Paetznick, Christina Knapp+5 more|arXiv (Cornell University)|Feb 23, 2022

Quantum Computing Algorithms and Architecture被引用 5

一句话总结

本文提出在蜂窝状和4.8.8晶格上实现平面Floquet码，用于基于马约拉纳零模（MZM）的量子计算，仅通过两比特测量即可实现容错逻辑量子比特，无需辅助量子比特。该方法在仅测量的拓扑架构中实现了超过1%的阈值，相较表面码提升了一个数量级，且显著降低了空间和时间开销。

ABSTRACT

Quantum error correction is crucial for any quantum computing platform to achieve truly scalable quantum computation. The surface code and its variants have been considered the most promising quantum error correction scheme due to their high threshold, low overhead, and relatively simple structure that can naturally be implemented in many existing qubit architectures, such as superconducting qubits. The recent development of Floquet codes offers another promising approach. By going beyond the usual paradigm of stabilizer codes, Floquet codes achieve similar performance while being constructed entirely from two-qubit measurements. This makes them particularly suitable for platforms where two-qubit measurements can be implemented directly, such as measurement-only topological qubits based on Majorana zero modes (MZMs). Here, we explain how two variants of Floquet codes can be implemented on MZM-based architectures without any auxiliary qubits for syndrome measurement and with shallow syndrome extraction sequences. We then numerically demonstrate their favorable performance. In particular, we show that they improve the threshold for scalable quantum computation in MZM-based systems by an order of magnitude, and significantly reduce space and time overheads below threshold.

研究动机与目标

• 开发一种基于平面Floquet码的容错量子存储器，专为马约拉纳基量子比特架构设计。
• 通过仅利用本征两比特测量，消除在稳定子测量中对辅助量子比特和复杂门序列的需求。
• 在仅测量的拓扑量子计算平台中，相较于表面码实现，提升错误阈值并降低空间/时间开销。
• 设计与四子（tetron）基马约拉纳零模阵列兼容的物理边界条件，支持浅层、局部的测量序列。
• 通过数值模拟验证在随机泡利噪声下的码性能，重点关注逻辑错误率和阈值行为。

提出的方法

• 作者在蜂窝状和4.8.8晶格上实现两种Floquet码变体，采用时间有序的两比特泡利测量序列，避免四体稳定子测量。
• 设计平面边界条件，使码可直接在四子基MZM阵列中实现，仅使用短程和中程测量回路。
• 码构建在面三色可着色晶格上，支持灵活的物理布局和无需对所有两比特测量实施相干操作的局部测量序列。
• 使用数值模拟框架，通过截断权重采样估算逻辑错误率，对未采样误差权重进行边界控制以确保准确性。
• 通过解码器估算不同物理错误率下的逻辑错误率，结果以采样分布的上下四分位数报告。
• 将性能与表面码进行基准对比，尤其关注先前需要辅助量子比特和更长测量序列的实现。

实验结果

研究问题

• RQ1 平面Floquet码是否可在不使用辅助量子比特或复杂门序列的情况下，在MZM基架构中实现？
• RQ2 在仅测量的拓扑架构中，使用本征两比特测量实现时，平面Floquet码在蜂窝状和4.8.8晶格上的错误阈值是多少？
• RQ3 在相同的MZM基平台上，平面Floquet码的空间和时间开销与表面码相比如何？
• RQ4 这些码的边界条件是否可设计为仅使用短程测量并最小化相干连接的使用？
• RQ5 在逻辑错误率估算中截断权重分布的影响是什么？由此得到的阈值估计是否准确？

主要发现

• 在蜂窝状和4.8.8晶格上实现的平面Floquet码，其错误阈值超过1%，相较于类似MZM基平台上的表面码提升了一个数量级。
• 该码无需辅助量子比特，且每个校验算符仅需一个物理操作，可在四子阵列中实现零开销部署。
• 与需要辅助量子比特和更长测量序列的表面码实现相比，空间和时间开销降低了整整一个数量级。
• 在相同噪声环境下，逻辑错误率显著低于表面码，尤其在亚阈值区域表现更优。
• 仅使用短程和中程测量回路（无需对所有两比特测量实施相干连接）可降低物理错误率，优于表面码实现。
• 结果对解码器选择和估算方法具有鲁棒性，在不同模拟方法下均表现出一致的性能趋势。