[论文解读] Quantum Circuit Designs for Gate-Model Quantum Computer Architectures.

László Gyöngyösi|arXiv (Cornell University)|Mar 6, 2018

Quantum Computing Algorithms and Architecture参考文献 20被引用 5

一句话总结

本文提出量子三重退火最小化（QTAM）算法，用于在门模型量子计算机上实现自动化量子线路设计，优化线路深度、面积、线路长度、哈密顿量复杂度及测量开销。该方法采用针对硬件连接性约束定制的多层架构，可高效编译适用于近期量子设备的线路。

ABSTRACT

The power of quantum computers makes it possible to solve difficult problems more efficiently than is possible with traditional computers. Gate-model quantum computers provide an experimentally implementable architecture for quantum circuit computations. Here, we demonstrate an automated method for designing quantum circuits for experimental gate-model quantum computers. We define the Quantum Triple Annealing Minimization (QTAM) algorithm, which provides an automated quantum circuit minimization on the physical layout (circuit depth and area), quantum wire length minimization of the quantum circuit, Hamiltonian minimization, and the minimization of the input size and output measurements. We define a multilayer structure for quantum circuit computations using the hardware restrictions on the connection topology of gate-model quantum computers. The results can be straightforwardly applied to near term gate-model quantum computers.

研究动机与目标

• 为解决由于硬件限制导致近期门模型量子计算机上量子线路编译效率低下的挑战。
• 减少物理资源开销，包括线路深度、面积及量子线路长度。
• 最小化哈密顿量复杂度及输入/输出测量次数，以提升实验可行性。
• 设计一种尊重门模型量子架构物理量子比特连接性的多层线路结构。
• 实现自动化、硬件感知的量子线路设计，以提升当前量子硬件上的性能与可扩展性。

提出的方法

• 提出量子三重退火最小化（QTAM）算法作为量子线路综合的核心优化框架。
• QTAM通过多目标退火过程，联合最小化线路深度、物理面积及量子线路长度。
• 该方法将硬件特定约束，特别是量子比特连接性拓扑，整合到线路设计过程中。
• 定义一种多层量子线路架构，以符合门模型量子计算机布局的计算结构。
• 该算法优化哈密顿量表示，并减少输入大小与输出测量次数，以提升资源效率。
• 该方法可实现针对实验性门模型量子处理器物理限制量身定制的自动化线路编译。

实验结果

研究问题

• RQ1 如何在尊重物理量子比特连接性的情况下，自动最小化量子线路的深度、面积及线路长度？
• RQ2 何种优化策略可实现量子线路中哈密顿量复杂度与测量开销的联合最小化？
• RQ3 如何设计一种多层线路结构，使其与门模型量子计算机的硬件拓扑相匹配？
• RQ4 自动化线路综合在多大程度上可减少近期量子设备上的资源开销？
• RQ5 QTAM算法能否在无需人工干预的情况下生成可扩展且实验可行的量子线路？

主要发现

• QTAM算法通过自动化优化显著降低了线路深度与物理面积，提升了资源效率。
• 量子线路长度得到显著最小化，降低了实际实现中的退相干风险与串扰。
• 哈密顿量复杂度降低，简化了当前硬件上量子算法的实现。
• 输入与输出测量次数被最小化，减少了整体线路执行时间与错误概率。
• 多层架构有效实现了逻辑线路到物理量子比特布局的映射，增强了与门模型量子处理器的兼容性。
• 所提出方法可直接应用于近期门模型量子计算机，为提升线路编译效率提供了实用路径。